FPGA学习

![image.png](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/6add1271bac64a3b990f8704795ca214~tplv

大气散射模型 由于光线在传输时会与大气颗粒相互作用，而产生散射现象，该散射现象会衰减原始景物的光能量和光照的强度，导致拍摄出来的图像会出现清晰度，对比度和颜色等特征显著衰减的现象发生。 雾天图像成像模

介绍 遇到的问题 去雾： 软硬件联合开发，使用verilog设计图像处理模块，并利用Xilinx官方提供的IP核实现整个实时系统的图像处理功能搭建。软件设计通过vivado SDK软件开发工具实现对系

流水线是一条能够使多条指令重叠执行的实现技术。 1 取指 2 译码 3 执行操作或计算地址 4 访存（如有必要） 5 写回（如有必要） 单周期实现与流水线性能 ld双字载入，sd双字存储。add su

三种状态机及其优劣 状态机代码写法有一段式、二段式、三段式（一段式指的是在一段状态机中使用时序逻辑既描述状态的转移，也描述数据的输出；二段式指在第一段状态机中使用时序逻辑描述状态转移，在第二段状态机中

中央处理器CPU是计算机系统的核心，由运算器和控制器组成，完成数据的计算和处理，控制整个计算机系统的运行。处理器的设计过程需要明确使用的指令集架构。 精简指令集RISC： 指令数少，指令长度固定，除了

并行计算优化 和 内存带宽优化 并行计算优化： 输出间并行。 卷积核间并行。 卷积核内并行。 带宽优化： 模型压缩，压缩后模型精度会有所下降。对模型参数进行8位量化可以达到明显的加速效果，同时造成的精

基于FPGA设计的CNN硬件加速器，由于FPGA拥有丰富的CLB可编程逻辑功能块，在进行CNN硬件加速设计中，可以利用FPGA平台搭建CNN模型，实现CNN推理阶段的并行加速，甚至达到GPU实现的效果

浮点数IEEE745标准 32位的浮点数： 单精度 最高位为S，数符S表示浮点数的符号，1表示负数。 E为阶码 M为尾数 介绍 硬件描述语言为： verilog 数据性质为： IEEE745标准的浮点

fp16: 1个fp16数据占据两个字节，其中1位符号位，5位指数位，10位有效精度。 数据范围 6x10^-8 - 65504 量化： 参数量化是指用较低位宽表示 32 位浮点网络参数 够显著减少参

ov5640采集到rgb565格式的图像数据，通过Sccb控制端口传输传入fpga通过图像去雾模块，将采集到的rgb565数据转化为rgb888的视频流数据格式数据再通过ip核 AXI4-stream

UART全双工，异步通信。 异步通信是指发送方发送数据后，不等待接受方发回响应，就可以发送下一个数据包。 RS232开始位，八个数据位，一个停止位，没有奇偶检验位。 SPI 全双工，同步传输发送数据的

功能是实现两个数的求和。 1 对阶 2 尾数相减 3 规格化 4 舍入 5 判断溢出 （-1）^sign×2^（指数位的值）×（1+0.尾数位） 半精度浮点数 符号位 五位指数位 10位尾数 尾数包含

半精度浮点数乘法器 浮点乘除法其实很简单， 浮点数乘法：阶码相加、尾数相乘、结果规格化； 浮点数除法：尾数调整、阶码求差、尾数相除半精度浮点数乘法器 1 阶码相加减 最高位异或得到符号位，指数位相加，

池化后图像大小 （W-F）/S +1 w为图像宽，F为卷积核尺度。 S为步长 28x28x6 - 经过2x2，步长为2的平均池化。 14x14 步长S就等于池化核的尺寸。 平均池化后尺寸为输入尺寸 除

三段式状态机： 状态寄存器 描述当前状态的状态寄存器： always@(posedge clk or posedge areset)begin if(areset)begin current_stat

高级外设总线APB 1 低成本 2 低功耗 3 低带宽 4 无流水线 5 所有信号在时钟上升沿有效 6 进行一次数据传输至少需要两个时钟周期 接口定义 读写共用地址总线。 读写 数据通道分开。 PCL

实现4bit无符号数流水线乘法器设计。 4bit乘法器，最终结果不超过八位。 使用generate简化代码： 通过移位实现对应位乘法运算。 通过左移，上面是通过位拼接实现。 计算四次乘法运算，最后相加

FP16 半精度浮点数 符号 1bit。指数位5位。小数位10位。 number = （-1）^s X 1.M X 2^(E-15) S为符号位，M为小数位，E为指数位。 sign为符号位，0表示这个

tanh 双曲正切函数 Hyperbolic Tangent.v中，我们将运算三个乘法器和一个加法器。 首先，MSquaring用于获取x项的增量项，即x^2 其次，MGeneratingXterm用