XtremeDV

下面我将详细描述捕获只有在GLS才能发现的16种类型芯片的致命bug的方式，这在我之前在文章中描述过。请确保阅读该文章以了解我在这里所说的内容。工程永远是金钱。是的，从技术...

使用门级仿真（GLS），在最终流片前2天，我发现了芯片中的功能和时序错误，包括细微但致命的时序错误。 继续阅读前，我必须发出“注意”警告：GLS可能是一项极其昂贵的任务，如...

该术语通常用于连接网表仿真和STA，其中通过网表中每个单元的传播延迟被称为sdf（synopsys delay format）文件的特殊文件中指定的延迟值所覆盖。在网表仿真...

前言一、MSIE是什么？二、MSIE有什么好处？三、使用步骤1.MSIE IIP流程2.MSIE PII 流程3.Elaboration时间可能是验证大型系统级设计的主要问...

NAMEOWNERSTARSURLDESCRIPTIONhdmihdl-util472https://github.com/hdl-util/hdmiSend video/...

NAMEOWNERSTARSURLDESCRIPTIONtvip-axitaichi-ishitani47https://github.com/taichi-ishitan...

NAMEOWNERSTARSURLDESCRIPTIONuvmprimerraysalemi174https://github.com/raysalemi/uvmprime...

使用前面讲到的命令行方式载入设计-加载KDB %> verdi -ssf novas....

首先需要使用VCS编译整个设计，并且生成VCS数据库和Verdi KDB 2步或者3步流程，在编译时，都加上–kdb，会生成kdb.%> verdi -dbdir simv...

3.3.$fsdbDumpfile("test....%> irun top.v -access +r +tcl+cmd.call fsdbDumpfile "my.% s...

3.2.在 .在 .3.2.Verdi 提供名叫Configure Rule Set form的配置文件，以.rc为后缀名 用户参数设置 (set via Tools ->...

3.1.相信做IC验证的朋友或多或少都使用过VCS和Verdi这两个工具，这两个工具目前都属于synopsys公司，但是Verdi的来源可谓一路坎坷。 Verdi最开始是由...

1.6.VCS在仿真期间监视HDL代码的执行。 验证工程师可以确定哪些部分代码尚未经过测试，以便他们可以将精力集中在这些领域，以实现100％的覆盖率(通常是不可能的)。 V...

1.5.如前文所述，在仿真阶段，有两种模式，交互式模式和批处理模式。对应的，在debug上，针对两种仿真模式，我将调试分为两种，一种是vcs和verdi联调的交互式模式，另...

1.4.%> .但是有些仿真选项并不是说用就能用，simv的执行，很多时候依赖于你执行vcs命令（编译步骤）时，所附加的选项，例如dump波形，就需要在编译时，加上使能du...

1.3.verilog和systemverilog等都是编译型语言，需要使用专门的编译器，针对特定的平台，将源代码一次性的编译成可被该平台硬件执行的机器码，并包装成该平台能...