ZYNQ学习

Vitis™ HLS是一款高级综合工具，允许 C、C++ 和OpenCL™函数硬连线（hardwired）到器件逻辑结构和 RAM/DSP 块上。 Vitis HLS在Vitis应用加速开发流程中实现

FP16 半精度浮点数 符号 1bit。指数位5位。小数位10位。 number = （-1）^s X 1.M X 2^(E-15) S为符号位，M为小数位，E为指数位。 sign为符号位，0表示这个

池化后图像大小 （W-F）/S +1 w为图像宽，F为卷积核尺度。 S为步长 28x28x6 - 经过2x2，步长为2的平均池化。 14x14 步长S就等于池化核的尺寸。 平均池化后尺寸为输入尺寸 除

tanh 双曲正切函数 Hyperbolic Tangent.v中，我们将运算三个乘法器和一个加法器。 首先，MSquaring用于获取x项的增量项，即x^2 其次，MGeneratingXterm用

Softmax activation 数据位宽为 32，10分类。 softmax函数 ，输入归一化，求得各类概率。 1 指数运算 2 计算指数和 3 求指数和倒数 4 计算每个元素的softmax值

3个卷积 两个平均池化层 两个全连接层 -- 7层网络 卷积模块 在并行度，速度和资源占用进行权衡，更高并行意味着功耗更大，硬件资源占用更多，但可以提升速度。 2D filter 在卷积的过程中，过滤

对于ZYNQ的工程设计，大体分为两部分，分别是硬件逻辑系统的设计和CPU软件程序的设计。 硬件逻辑系统设计： 搭建一个满足用户需求的硬件环境，该环境通过vivado实现。 CPU软件程序设计：用户通过

AXI协议： ZYNQ将高性能ARM-cottex-A系列处理器和FPGA在单芯片内紧密结合。 两者之间交互通过AXI4总线协议，即高级可扩展接口，是ARM发布的AMBA4.0协议的一部分。 AXI4

基于引导滤波的暗通道去雾算法 主观评价方法 客观评价方法： 信息熵：图像中所包含的信息量，汉武图像的信息熵较小 峰值信噪比PSNR：PSNR越大，图像的失真程度越小。 平均梯度： 反应图像的细节反差以

1 什么是bsp board support package 板级支持包，硬件支持包 使用bsp提供的驱动程序和函数。 也可以自己去编写基于寄存器的程序 2 实现对指定地址进行读写 使用指针读写 0x

launch SDK： 生成包含硬件信息的文件： 新建工程 LED工程 工程下添加源文件 main.c 编写c程序 run configuration XIlinx c/c++ application

ZYNQ-SOC 学习 1 逻辑开发和设计 FPGA 2 基于ARM的裸机程序开发和设计 传统方式的MCU程序设计和开发 3 基于嵌入式Linux操作系统的应用和驱动开发 为开发者降低开发难度 基于A

基于ZYNQ的linux开发流程 1 搭建硬件 2 基于该硬件在ubuntu移植linux到ZYNQ开发板 ubuntu系统上搭建工程结构，添加vivado得到的hdf硬件描述文件 编译fsbl 修改

shell介绍： Shell是一个应用程序，它连接了用户和linux内核，让用户可以更加高效、安全、低成本的使用Linux内核。 可以在shell里进行编程。 shell 提供命令行自动补全，只需要输

一般开发板设计时，我们都是通过JTAG接口进行下载验证，每当系统断电后，程序需要进行重新下载，所以程序固化很重要。 固化 程序固化通俗理解就是把程序烧录在芯片上去，SD 卡 ，Quad SPI Fla

ZYNQ ZYNQ 的本质特征，是它组合了一个双核 ARM Cortex-A9 处理器和一个传统的现场可编程门阵列（FPGA）逻辑部件。 ZYNQ 是赛灵思公司（Xilinx）推出的新一代全可编程片上

软核： 经过RTL级设计优化 和功能验证，但其中不含有任何具体的物理信息。用户可以综合出正确的门电路设计网表，并进行后续的设计。 软核只经过功能仿真，需要经过综合以及布局布线才能使用，可移植性强。 硬