FPGA学习

基于引导滤波的暗通道去雾算法 主观评价方法 客观评价方法： 信息熵：图像中所包含的信息量，汉武图像的信息熵较小 峰值信噪比PSNR：PSNR越大，图像的失真程度越小。 平均梯度： 反应图像的细节反差以

FPGA与CPLD的区别？ FPGA和CPLD都属于高密度可编程逻辑器件。 FPGA 以查找表 结构方式构成逻辑行为， 适合完成时序逻辑，即适用于实现触发器丰富的逻辑电路。 程序存储： FPGA大部分

1 低功耗设计； 2 数字CMOS逻辑基础知识； 3 矩阵运算，浮点运算近似为定点运算 4 硅农：视频图像处理：基于FPGA的数字字符识别系统 存储器 ROM：只读寄存器，手机，计算机等设备的存储器。

使用D触发器设计2/4/8分频的占空比为百分之50的时钟分频器。 基于计数器的原理，通过计数实现时钟的分频。 要实现2/4/8分频，可以使用三位的计数器来实现。2分频一个时钟周期反转，4分频两个时钟周

四选一多路选择器 分析： 线网只能使用连续赋值语句进行赋值，因此不能使用always组合逻辑块。 通过sel[0]的数值判断，再判断sel[1]的数值，即可判断选择哪一个信号。 sel 00 -d3

顶层模块 将所有子功能模块实例化。 地址线分时复用 （行列地址），需要刷新。- 所以对时序要求严格。 时钟生成模块 uart接收 发送模块 fifo读模块 sdram模块包括 初始化模块 自动刷新模块

fifo读模块： 读取sdram中fifo_ctrl中读fifo中从sdram中读取的数据，fifo读模块读出数据，通过串口uart_tx发送。 框图 数据的输出由fifo输出，滞后一个周期。 rd_

顶层模块为fifo_ctrl 和sdram_ctrl的例化。 CKE为时钟使能信号，作用屏蔽时钟。 CS#（#表示低电平有效）片选信号，屏蔽使能输入输出。高电平时候屏蔽输入命令。 RAS# 行选通信号

例化了两个fifo，写fifo，读fifo。对数据进行缓存完成跨时钟域处理。 uart串口工作频率50MHZ，SDRAM工作频率100MHZ，所以需要用fifo实现跨时钟域处理。 fifo控制模块 波

控制模块: 是对数据读和数据写 仲裁模块 初始化模块 自动刷新模块的整合。 sdram_ctrl: 程序：

我们已经完成了初始化模块 自动刷新模块 数据写 数据读模块，其中初始化模块优先级最高。初始化之后才可以进行数据读写，同时为了保持数据就需要间隔进行自动刷新。 多个操作同时请求，或者如果某一操作正在执行

不带自动预充电的 页突发数据读模式： 读取6个数据 发送页突发停止指令。 第六个周期就写入页突发停止指令。 读指令后会有潜伏期之后，才会读数据。 A4-A6为潜伏期。 011 为三个潜伏期。 潜伏期之

浅谈预充电命令 预充电命令关闭在指定 BANK 或者全部 BANK（具体是单一或者全部 BANK 由 A10 状态选择）中已经打开的行。 在预充电命令执行并经过 tRP（PRECHARGE comma

STA静态时序分析 1 关键路径： 关键路径是指同步逻辑电路中，组合逻辑时间延迟最大路径。 1 流水线：在组合逻辑中插入寄存器，流水线思想，额外插入寄存器在保持吞吐量不变的情况下，改善了设计的时序性能

1 为什么使用格雷码？ 二进制转格雷码，格雷码转二进制？ 由于异步fifo读指针和写指针分别属于不同的时钟域，这样指针在进行同步的过程中容易出错，采用格雷码，相邻每位只有一位发生变化，这样在进行指针同

自动刷新模块 由于电容存储电荷会随时间流逝，所以要对电容进行刷新也就是充电，防止数据丢失。 时序分析 自动刷新： 为了保证数据不丢失，自动刷新需要外部时钟参与，刷新行地址是由内部刷新计数器控制。 自刷

设计SDRAM SDRAM写入10个字节的数据并且读出来，通过串口调试助手传给电脑。 sdram_write 写模块 sdram_read 读模块 sdram_init 初始化模块 sdram_are

SDRAM理论学习： SDRAM： synchronous dynamic random access memory:同步动态随机存取内存。是动态随机存储区DRAM家族的一份子。 1 同步 dram通

HDMI介绍 HDMI是新一代的多媒体接口标准。 high definition multimedia interface 高清多媒体接口 能够同时传输视频和音频，简化了设备的接口和连线。能够提供更高

FPGA以太网电路 以太网PHY支持以太网，提供MII/GMII/RGMII接口的MAC连接。 以太网物理层：PHY，PHY是物理接口的收发器。PHY在发送数据的时候，收到MAC过来的数据，将并行数据