Holden_Liu

Systemverilog作为面向对象的编程语言，很多特性参考Java，CPP。作用域解析运算符（Class scope resolution operator） :: ： 用于显式的对标识符identifier的命名空间namespace做出解析。包packet的使用，如imp...

本篇是对UVM设计模式 ( 二 ) 参数化类、静态变量/方法/类、单例模式、UVM_ROOT、工厂模式、UVM_FACTORY中单例模式的补充，分析静态类的使用，UVM中资源池的实现，uvm_config_db的使用。Systemverilog中可以使用static修饰变量，方法...

本篇源代码： https://github.CDC处理中，根据跨时钟域信号宽度，分为Signle-bit和Mulit-bit。Single-bit分为level 类型和event 类型。level signal跨时钟域时，会保持较长时间不变，从快时钟域到慢时钟域，还是慢时钟域到快...

Synopsys Verification Continuum的静态验证平台VC static platform包含了VC LP，VC formal，VC Spyglass三种静态检查工具。Spyglass原是Atrenta旗下的静态检查工具，占据CDC/RDC sign-off...

if (val2 < 0.9*min_cycle/2.a_mon_clk: assert property(p_clk_half_cycle(.en(1),.sig(sys_clk),.jitter(0.002),.percent(0.5),.The property p_clk...

The property p_rstn_sync compare the realtime of (posedge clk) and (posedge rstn).At posedge clk, rstn synchronous release. the events of (p...

User Guide: Verdi_Power_Aware_Debug.Verdi_Power_Aware: 使用VCS-NLP对带UPF的RTL进行仿真，$fsdbDumpvars("+power") dump power相关信息，用于low power case debug。...

Unified Power Format (UPF) 用于描述power intent（供电意图）的标准，基于TCL语言编写。 目前，最新版的UPF为UPF3.0 1801-2018。 SDC时序约束为Timing Spec；UPF为 POWER DESIGN SPEC，传递给后...

中文文档，建立低功耗相关概念IEEE Std 1801™ UPF3.0协议，根据标准协议查缺补漏。EDA工具还没有完全支持。Low Power Methodology Manual, Synopsys 和 ARM 的低功耗设计书籍Multivoltage Flow User Gu...