Holden_Liu

Flattening in Design Compiler is often mistaken for removing the hierarchy and making a design flat. This is not true. Flattening is actuall...

刚入行时最早看到的时钟切换电路出自下面这篇文献，第20页，Trouble-Free Switching Between Clocks。 这篇极短的小文章可能是 Xilinx 元老 Peter Alfke 写的。 Peter 是我非常敬重的前辈，读过几篇他写的数字电路小文章，非常实...

IC中常用的脚本语言有python,perl,makefile,shell等。对于新接手的脚本，若要做一些小修小改，调试的方法除了加打印信息外，最便捷的方式就是单步调试了。 熟悉掌握一个脚本，不外乎两点 1：脚本的运行逻辑 2：脚本的数据结构和变量使用。 使用单步调试可以快速帮助...

Glitch: a transition that occurs on a signal before the signal settles to its intended value.Glitch一般由竞争导致，有些glitch的时间宽度为0，这种glitch需要加上+fsdb...

Input (or inout) signals are sampled at the designated clock event. If an input skew is specified, then the signal is sampled at skew time u...

适配器模式（Adapter Pattern）是结构性设计模式，其目的是协调不兼容的结构，把一个类的接口变换成客户端所期待的另一种接口，从而使原本因接口不匹配而无法在一起工作的两个类能够在一起工作。 寄存器模型中的adapter就是一个适配器，提供了reg2bus和bus2reg的...

🔗【英文原文】 https://sutherland-hdl.com/papers/2004-SNUG-paper_Verilog_PLI_versus_SystemVerilog_DPI.在古老的英格兰， 当一个君主死掉以后， 一个继承者会立即得到王位. 因此就有了这样的歌谣，...

-cc指定C编译器，默认使用/usr/bin下的C编译器 synopsys_sim.setup 用于配置VCS，默认使用$VCS_HOME/bin目录下的synopsys_sim.setup文件。可以放在$VCS_HOME/bin目录，home目录，vcs run目录，优先级依次...

 名称 简介 WLAN项目利器-云网规&Wifi阿拉丁  WLAN云网规：云化网规工具，免安装，免License。  WiFi阿拉丁：WLAN项目交付验收的必备神灯。  名称 简介 第1期WLAN定义和基本架构 从日常生活入手，带您了解WLAN的定义以及基本架构 第2期WLAN射...