首页
AI Coding
NEW
沸点
课程
直播
活动
AI刷题
APP
插件
搜索历史
清空
创作者中心
写文章
发沸点
写笔记
写代码
草稿箱
创作灵感
查看更多
会员
登录
注册
Holden_Liu
掘友等级
获得徽章 0
动态
文章
专栏
沸点
收藏集
关注
作品
赞
0
文章 0
沸点 0
赞
0
返回
|
搜索文章
Holden_Liu
3年前
关注
Systemverilog 作用域解析运算符 ::
Systemverilog作为面向对象的编程语言,很多特性参考Java,CPP。作用域解析运算符(Class scope resolution operator) :: :...
0
评论
分享
Holden_Liu
3年前
关注
UVM设计模式 (三) 静态类、资源管理、uvm_event、uvm_*_pool、uvm_config_db、UVM_REGEX_NO_DPI
本篇是对UVM设计模式 ( 二 ) 参数化类、静态变量/方法/类、单例模式、UVM_ROOT、工厂模式、UVM_FACTORY中单例模式的补充,分析静态类的使用,UVM中资...
0
评论
分享
Holden_Liu
3年前
关注
VC Spyglass CDC(二)常见的CDC处理方法
本篇源代码: https://github.CDC处理中,根据跨时钟域信号宽度,分为Signle-bit和Mulit-bit。Single-bit分为level 类型和ev...
0
评论
分享
Holden_Liu
3年前
关注
VC Spyglass CDC(一)CDC与亚稳态、亚稳态电路的分类
Synopsys Verification Continuum的静态验证平台VC static platform包含了VC LP,VC formal,VC Spyglass...
0
评论
分享
Holden_Liu
3年前
关注
assertion for clock switch and clock glitch
if (val2 < 0.9*min_cycle/2.a_mon_clk: assert property(p_clk_half_cycle(.en(1),.sig(sys...
0
评论
分享
Holden_Liu
3年前
关注
assertion for reset synchronous release
The property p_rstn_sync compare the realtime of (posedge clk) and (posedge rstn).At p...
0
评论
分享
Holden_Liu
3年前
关注
低功耗验证 (三) Verdi Power-Aware Debug简单使用
User Guide: Verdi_Power_Aware_Debug.Verdi_Power_Aware: 使用VCS-NLP对带UPF的RTL进行仿真,$fsdbDum...
0
评论
分享
Holden_Liu
3年前
关注
低功耗验证 (二)UPF,低功耗流程,VCS NLP
Unified Power Format (UPF) 用于描述power intent(供电意图)的标准,基于TCL语言编写。 目前,最新版的UPF为UPF3.0 1801...
3
评论
分享
Holden_Liu
3年前
关注
低功耗验证 (一) CMOS基础,功耗分类,低功耗方法
中文文档,建立低功耗相关概念IEEE Std 1801™ UPF3.0协议,根据标准协议查缺补漏。EDA工具还没有完全支持。Low Power Methodology Ma...
0
评论
分享
Holden_Liu
3年前
关注
X态详解 与 X态传播 VCS X-Propagation
在整个设计流程,包含了Simulation,Formal Verification,Equivalence Checking,Synthesis,Code Coverage...
0
评论
分享
Holden_Liu
3年前
关注
逻辑综合 Flattening, Structuring, and Ungrouping
Flattening in Design Compiler is often mistaken for removing the hierarchy and making ...
0
评论
分享
Holden_Liu
3年前
关注
时钟切换
刚入行时最早看到的时钟切换电路出自下面这篇文献,第20页,Trouble-Free Switching Between Clocks。 这篇极短的小文章可能是 Xilinx...
0
评论
分享
Holden_Liu
3年前
关注
【IC script】 不同脚本的调试方法
IC中常用的脚本语言有python,perl,makefile,shell等。对于新接手的脚本,若要做一些小修小改,调试的方法除了加打印信息外,最便捷的方式就是单步调试了。...
0
评论
分享
Holden_Liu
3年前
关注
dump glitch 毛刺分析 及 异步复位同步释放
Glitch: a transition that occurs on a signal before the signal settles to its intended...
0
评论
分享
Holden_Liu
3年前
关注
interface clocking block使用 及 verdi capture delta cycle
Input (or inout) signals are sampled at the designated clock event. If an input skew i...
0
评论
分享
Holden_Liu
3年前
关注
UVM设计模式 (八)适配器模式、寄存器模型详解
适配器模式(Adapter Pattern)是结构性设计模式,其目的是协调不兼容的结构,把一个类的接口变换成客户端所期待的另一种接口,从而使原本因接口不匹配而无法在一起工作...
0
评论
分享
Holden_Liu
3年前
关注
Verilog PLI已死( 可能), SystemVerilog DPI当立
🔗【英文原文】 https://sutherland-hdl.com/papers/2004-SNUG-paper_Verilog_PLI_versus_SystemVe...
0
评论
分享
Holden_Liu
3年前
关注
VCS仿真命令 持续更新。。。
-cc指定C编译器,默认使用/usr/bin下的C编译器 synopsys_sim.setup 用于配置VCS,默认使用$VCS_HOME/bin目录下的synopsys_...
0
评论
分享
Holden_Liu
3年前
关注
WIFI基本知识
名称 简介 WLAN项目利器-云网规&Wifi阿拉丁 WLAN云网规:云化网规工具,免安装,免License。 WiFi阿拉丁:WLAN项目交付验收的必备神灯。 名...
0
评论
分享
Holden_Liu
3年前
关注
仿真器VCS solver 对包含 function 约束的求解
按照常规理解,r1,r2,r3同时随机求解,满足约束条件即可,但是slover会对getSum中的r1,r2先求解,得到 r1,r2的值。 getSum返回值为 8‘hda...
0
评论
分享
下一页
个人成就
文章被点赞
7
文章被阅读
48,816
掘力值
412
关注了
0
关注者
21
收藏集
0
关注标签
0
加入于
2021-10-28