用户86245226163

赞

2

|

搜索文章

赞

文章( 2 ) 沸点( 0 )

1.2.VCS是Verilog Compiled Simulator的缩写。VCS MX®是一个编译型的代码仿真器。它使你能够分析，编译和仿真Verilog，VHDL，混合HDL，SystemVerilog，OpenVera和SystemC描述的设计。它还为您提供了一系列仿真和...

XtremeDV
4年前
938
1
评论

低功耗验证 (二）UPF，低功耗流程，VCS NLP

Unified Power Format (UPF) 用于描述power intent（供电意图）的标准，基于TCL语言编写。目前，最新版的UPF为UPF3.0 1801-2018。 SDC时序约束为Timing Spec；UPF为 POWER DESIGN SPEC，传递给后...

Holden_Liu
4年前
5.5k
3
评论

加入于

2025-03-26