风中追风kk

iverilog Icarus Verilog是一个verilog仿真工具. 以编译器的形式工作, 将以verilog编写的源代码编译为某种目标格式. 如果要进行仿真的话, 它可以生成一个叫做vvp的

安装pthon环境 anaconda pycharm 安装iverilog v11 - x64 BIN文件是一种二进制文件。 bin文件转化为 txt文件。 测试 python： compile_an

流水线是一条能够使多条指令重叠执行的实现技术。 1 取指 2 译码 3 执行操作或计算地址 4 访存（如有必要） 5 写回（如有必要） 单周期实现与流水线性能 ld双字载入，sd双字存储。add su

三种状态机及其优劣 状态机代码写法有一段式、二段式、三段式（一段式指的是在一段状态机中使用时序逻辑既描述状态的转移，也描述数据的输出；二段式指在第一段状态机中使用时序逻辑描述状态转移，在第二段状态机中

增加简单控制单元 ALU控制线： 0000 AND 0001 OR 0010 add 0110 subtract 对于不同的指令类型，ALU需执行以上功能中的一种。 对于load和store指令，AL

建立数据通路 数据通路单元 在RISCV实现中，数据通路单元包括指令存储器，数据存储器，寄存器堆，ALU和加法器。 程序计数器 包含当前程序正在执行的指令地址的寄存器 指令存储器用于存储程序的指令，并

简化的 CPU 执行程序的过程如下 程序经编译器编译后生成二进制指令码，烧写程序即烧写程序对应的二进制指令码，烧写程序到硬件系统中后，这些二进制指令码就保存在系统的硬盘中。 当你打开一个程序的时候，就

RISCV的一个核心子集 存储器访问指令： load doubleword - ld store doubleword - sd 算术逻辑指令： add sub and or 条件分支指令： bran

很多低功耗的处理器并没有配备缓存，而是使用了延迟确定的指令紧密耦合存储器ITCM或者数据紧密耦合存储器DTCM。 处理器一定要有存储器 计算机体系结构： 冯诺依曼结构中，指令的存储地址和数据的存储地址