首页
AI Coding
NEW
沸点
课程
直播
活动
AI刷题
APP
插件
搜索历史
清空
创作者中心
写文章
发沸点
写笔记
写代码
草稿箱
创作灵感
查看更多
会员
登录
注册
风中追风kk
掘友等级
学生
FPGA、计算机视觉
获得徽章 0
动态
文章
专栏
沸点
收藏集
关注
作品
赞
13
文章 13
沸点 0
赞
13
返回
|
搜索文章
最新
热门
周末闲记
1 generate 1 generate for: 使用前需要声明一个genvar变量,用于for循环判断,一个genvar变量可用于多个generate循环,使用同一个genvar变量的gener
IIC的时序
数据写入的时候是 起始位、器件地址 读写控制位 数据写0 、响应 、从机地址、响应 、写入数据、响应、stop。 数据读出的时候是 起始位、器件地址 读写控制位 数据写0 、响应、从机地址、响应、起始
IIC 毛刺
IIC两线制 I2C sda毛刺: master向slave发送8bit数据后,sda控制权交给slave,此时slave控制sda发送一个ack反馈信号,sda变低电平信号,在经过sclk为高时接收
task 和function
task和function task和function具备将程序中反复使用的语句结构聚合起来的能力,功能类似于C语言的子函数,通过task和function语句结构 来替代重复性大的语句可以有效简化程
总线和接口
总线是一种描述电子信号传输线路的结构形式,是一类信号线的集合,是子系统间传输信息的公共通道。通过总线能使整个系统内各部件之间的信息进行传输、交换、共享和逻辑控制等功能。-------公用的数据通道 总
竞争与冒险,毛刺,格雷码
1 竞争与冒险 竞争: 信号经不同的路径到达同一汇合点的时间上有先有后的现象。 冒险: 由于竞争导致电路输出端发生瞬间错误的现象。 代数法判断有互补的信号---存在竞争 1 利用冗余项法 --- 修改
面积与功耗
1 面积 -- RTL级别 在RTL编码中减小设计面积。 估计设计中使用资源的数量。知道哪部分占用了较大面积。 1 加减乘除移位等都会产生较大的面积。 触发器、加法器、乘法器的使用注意,触发器数量由功
9.19-同步fifo
1 双端口ram设计 设计一个512x8的双端口,ram宽度为8位,深度为512,地址位宽为9位。 双端口ram: 独立的读写时钟,独立读写地址和数据端口,并具有读和写的使能信号。 read_clk
918-1
1 recovery和removal 同步电路中,输入数据需要与时钟满足setup time和hold time才能进行数据的正常传输,防止亚稳态。 对于一个异步复位寄存器来说,置位和复位信号同样需要
9.18
1 数字ic设计流程 逻辑综合是将RTL电路转换成基于具体工艺库的门级网表。 要进行系统级设计, 就要进行前端设计Synopsys 的VCS--对RTL做功能仿真, Cadence--逻辑综合,RTL
下一页
个人成就
文章被点赞
48
文章被阅读
64,278
掘力值
1,896
关注了
3
关注者
11
收藏集
0
关注标签
5
加入于
2022-05-27