AMD（原赛灵思）中文答复记录

标题 58337 - AMD Vivado IP integrator 解决方案中心 - 热门问题 描述 以下答复记录涵盖了 Vivado IP integrator 相关的当前已知问题和常见问题。

标题 55697 - 2015.3 封装/时序 - 如何使用 Vivado 来计算我的器件的封装飞行时间？ 描述 如何使用 Vivado 来计算我的器件的封装延迟或封装飞行时间？

标题 55265 - AMD Vivado 综合解决方案中心 描述 此解决方案中心可用于解决与 Vivado 综合相关的所有问题。无论您是着手利用 Vivado 综合开发新设计还是要诊断问题

标题 55260 - Vivado 综合设计助手 - XDC 综合属性和时序约束支持 描述 此答复记录包含了涵盖 Vivado 综合支持的 XDC 综合属性和时序约束的子答复记录。

标题 55194 - Vivado 综合 - 对于 SystemVerilog 而言，有哪些 Vivado 综合最佳实践？ 描述 此答复记录解释了适用于 SystemVerilog 的 Vivado

标题 55185 - Vivado 综合设计助手 - 借助 Vivado 综合中对应 XST 的等效 RTL/GUI/TCL 选项获取帮助 描述 此答复记录提供了有关等效于 XST 的部分 Vivad

标题 55091 - Vivado 电源解决方案中心 - 已知问题 描述 本文涵盖了与当前已知问题和常见功耗问题相关的功耗文章。   注释：本文包含在电源解决方案中心内。面向 AMD 器件的电源解决方

标题 55089 - AMD 电源解决方案中心 - 设计和调试助手 描述 了解有关使用 AMD 器件时的功耗要求的更多信息，或者寻求帮助以解决您当前遇到的 AMD 器件相关问题。  设计助手将为您逐步

标题 55087 - Vivado 电源解决方案中心 描述 电源解决方案中心能够解答使用 AMD 器件时遇到的功耗相关问题。 当您要使用 AMD 器件着手开发新设计或者对任何电源或功耗相关问题进行诊断

标题 54795 - VIVADO 实现 - 如何修复部分天线问题 [Drc 23-20] 描述 我有一个已实现的设计。 运行 DRC 检查或者尝试生成比特流时，我收到以下 ERROR 消息： ERR

标题 54776 - Vivado - Vivado 中是否有类似 SmartXplorer 的工具？ 描述 我在 ISE 中使用 SmartXplorer 来尝试不同策略并搭配不同的时序收敛成本表来

标题 54561 - Vivado 时序分析 - 如果温度等级未知，那么 Vivado 时序分析如何计算最差情况下的时序值？ 描述 如果部件的温度等级未知，那么 Vivado 时序分析如何计算最差情况

标题 53981 - Vivado - 如何更改消息的严重性？ 描述 我想要更改特定消息的消息严重性。例如，我要将某条严重警告升级为错误，或者将某条警告消息降级为参考消息。 我该如何更改消息的严重性?

标题 53544 - Vivado 功耗分析 - 如何仿真以获取准确的功耗分析 (SAIF)？ 描述 如何通过仿真来得到准确的功耗分析结果？ 解决方案 要从 ModelSim 生成 SAIF 用于功耗

标题 51360 - Vivado 综合设计助手 - SystemVerilog 支持帮助信息 描述 此答复记录包含的子答复记录涵盖了当前 Vivado 综合所支持的各种 SystemVerilog

标题 51088 - Vivado 综合 - 对于真双端口 RAM 编码样式，在同一个 always/process 块中同时指定这两个端口时，Vivado 综合工具是否会生成 RAM？ 描述 对于真

标题 51081 - Vivado HLS 提供了哪些许可选项？我为何会遇到 @E[LIC-104] Missing required feature [VIVADO_HLS] 或 @E [HLS-7

标题 50384 - 2013.2 Vivado 时序 - ERROR: [Constraints-443] set_max_delay -datapath_only: 't1_reg/Q' is n

标题 46504 - 7 系列 FPGA 设计助手 - 有关 Clocking Wizard 的信息 描述 Clocking Wizard 会逐步指导您认识 MMCM 和 PLL 可用的各种函数和属性

对设计运行 report_timing 时，出现的时序延迟名称 (Prop_LUT_A1_O, ...) 不同于传统的 trce (twr) 时序延迟名称 (Tilo, Tdick, ...)