标题
55185 - Vivado 综合设计助手 - 借助 Vivado 综合中对应 XST 的等效 RTL/GUI/TCL 选项获取帮助描述
此答复记录提供了有关等效于 XST 的部分 Vivado 综合开关选项（RTL、GUI、TCL 等）的信息。
此答复记录提供了一个表格列用于比较 XST 与 Vivado 综合开关的选项，当用户从 XST 过渡到 Vivado 综合并需要快捷参考指南时，可使用该表作为参考。
此答复记录能满足此需求。
注释：此答复记录包含在 AMD Vivado 综合解决方案中心（答复记录 55265）内，此解决方案中心可用于解决与 Vivado 综合相关的所有问题。
无论您是着手开发新设计还是要诊断问题，Vivado 综合解决方案中心均可用于引导您获取正确的信息。
解决方案
以下是等效开关表：
| 名称 | XST 等效开关 | Vivado 等效开关 | 可用于 |
|---|---|---|---|
| keep_hierarchy | keep_hierarchy (RTL/GUI) | keep_hierarchy (RTL) 和 -flatten_hierarchy (GUI/TCL) | VHDL 和 Verilog |
| black box | BoxType (RTL) | black_box (RTL) | VHDL 和 Verilog |
| buffer type | buffer_type (RTL) | NA | VHDL 和 Verilog |
| full case | vldcase (GUI) 和 full_case (RTL) | full_case (RTL) | Verilog |
| gated clock | 不适用 | gated_clock_conversion 和 gated_clk (RTL/GUI/TCL) | VHDL 和 Verilog |
| Keep | Keep (RTL) | keep (RTL) | VHDL 和 Verilog |
| Max fanout | max_fanout (RTL/GUI) | fanout_limit (TCL/GUI) 和 MAX_FANOUT (RTL) | VHDL 和 Verilog |
| Parallel Case | vldcase (GUI) 和 parallel_case (RTL) | parallel_case (RTL) | Verilog |
| RAM Style | ram_style (RTL/GUI) | ram_style (RTL) 和 ram_style (TCL - Hidden) | VHDL 和 Verilog |
| ROM Style | rom_style (RTL/GUI) | rom_style (RTL) | VHDL 和 Verilog |
| Translate off 和 Translate on | synthesis translate_off 和 synthesis translate_on (RTL) | synthesis translate_off 和 synthesis translate_on (RTL) | VHDL 和 Verilog |
| use dsp48 | use_dsp48 (RTL/GUI) | use_dsp48 (RTL) | VHDL 和 Verilog |
| add IO buffers | iobuf (GUI) | no_iobuf (GUI/Tcl - Hidden) 和 -mode out_of_context (Tcl/GUI - Recommended) | VHDL 和 Verilog |
| FSM Extraction/ FSM Style | fsm_extract (RTL/GUI) | fsm_extraction (GUI/TCL) | VHDL 和 Verilog |
| Equivalent Register Removal | equivalent_register_removal (RTL/GUI) | keep_equivalent_registers (GUI/TCL) | VHDL 和 Verilog |
| Resource Sharing | resource_sharing (RTL/GUI) | resource_sharing (TCL/GUI) | VHDL 和 Verilog |
| Generate RTL Schematic | rtlview (GUI) | -rtl (TCL) | VHDL 和 Verilog |
| BUFG | bufg (GUI) | bufg (TCL/GUI) | VHDL 和 Verilog |
| Netlist Hierarchy | netlist_hierarchy (GUI) | 不适用 | VHDL 和 Verilog |
| Verilog Include Directories | vlgincdir (GUI) | include_dirs (TCL) 和 Verilog options - verilog_dir (GUI) | Verilog |
| Generics | generics (RTL/GUI) | generic (RTL/TCL) | VHDL 和 Verilog |
| Verilog Macros | define (GUI) | verilog_define (TCL) | Verilog |
| Optimization Effort | opt_level (RTL/GUI) | effort_level (TCL - Hidden) | VHDL 和 Verilog |
| BRAM Utilization | bram_utilization_ratio (GUI) | max_bram (TCL - 隐藏) | VHDL 和 Verilog |
| DSP Utilization | dsp_utilization_ratio (GUI) | max_dsp (TCL - Hidden) | VHDL 和 Verilog |
| Safe Implementation | safe_implementation (RTL/GUI) | fsm_safe_state (RTL/TCL) | VHDL 和 Verilog |
| Shift Register Extraction | shreg_extract (RTL/GUI) | shreg_extract (RTL/TCL) | VHDL 和 Verilog |
| Shift Register Minimum Size | shreg_min_size (GUI) | shreg_min_size (GUI/TCL) | VHDL 和 Verilog |
| LUT Combining | lc (GUI) | no_lc (GUI/TCL) | VHDL 和 Verilog |
| Reduce Control Sets | reduce_control_sets (GUI) | control_set_opt_threshold (GUI/TCL) | VHDL 和 Verilog |
| Directive | 不适用 | directive (GUI/TCL) | VHDL 和 Verilog |
| Don't Touch | 不适用 | dont_touch (RTL/TCL) | VHDL 和 Verilog |
| FSM Encoding | fsm_encoding (RTL/GUI) | fsm_encoding (RTL) | VHDL 和 Verilog |
| SRL Style | 不适用 | srl_style (RTL) | VHDL 和 Verilog |
| ASYNC_REG | 不适用 | ASYNC_REG (RTL) | VHDL 和 Verilog |
| Buffer Insertion | 不适用 | io_buffer_type (RTL) | VHDL 和 Verilog |
| Clock buffer insertion | 不适用 | clock_buffer_type (RTL) | VHDL 和 Verilog |
| Direct Enable | 不适用 | DIRECT_ENABLE (RTL) | VHDL 和 Verilog |
| Direct Reset | 不适用 | DIRECT_RESET (RTL) | VHDL 和 Verilog |
| Cascade DSP | 不适用 | cascade_dsp(GUI) | VHDL 和 Verilog |
