芯语芯愿

标题 69583 - Vivado 约束 - create_clock/create_generated_clock 主答复记录 描述 此答复记录列出了 create_clock 约束和 create

标题 68689 - Vivado 实现解决方案中心 - place_design 设计助手 描述 place_design - 设计助手 注释：本文包含在 AMD Vivado 实现解决方案中心（答

标题 68352 - AMD Vivado 实现解决方案中心 - opt_design 设计助手 描述 opt_design - 设计助手 注释：本文包含在 AMD Vivado 实现解决方案中心（答

标题 67233 - 2016.1 XPE/电源 - PCIe Gen3x16 & Gen4x8 的功耗估算 描述 在 XPE 2016.1 中，“Managed IP”（托管 IP）部分下找不到

标题 64116 - 如何保存、复用和移除 WCFG 文件？ 描述 此答复记录描述了使用 Vivado 仿真器来保存、复用和移除波形配置 (WCFG) 文件时可遵循的步骤。 解决方案 保存波形配置 (

标题 64115 - 为什么我找不到 ISE 中存在的 SIMPRIM 库？ 描述 浏览到 Vivado 中的库位置（即，<Vivado_Install_Location>\data\verilog\

标题 64114 - 能否同时运行综合后仿真和行为仿真？ 描述 此答复记录描述了是否能够同时运行综合后仿真和行为仿真。 解决方案 单击“Run Simulation”（运行仿真）即可看到，除了“Beh

标题 64113 - 如何在某一仿真集内选择不同顶层模块？ 描述 通常，Vivado 中每个仿真集都有多个仿真文件。有时候可能必须更改顶层模块以对器件的某个特定部分执行仿真。

标题 64112 - 如何手动设置仿真编译顺序？ 描述 有时候需要该工具按特定顺序来编译 RTL 文件，可能原因包括：存在封装、头文件或多个源文件。Vivado 很擅长自动选取编译顺序。 此答复记录描