54795 - VIVADO 实现 - 如何修复部分天线问题 [Drc 23-20]

标题

54795 - VIVADO 实现 - 如何修复部分天线问题 [Drc 23-20]

描述

我有一个已实现的设计。

运行 DRC 检查或者尝试生成比特流时，我收到以下 ERROR 消息：

ERROR: [Drc 23-20] Rule violation (RTSTAT-5) Partial antenna - <xxx> net(s) have a partial antenna. The problem net ...

如何解决此问题？

解决方案

部分天线消息不应出现在任何设计中。 

这表示含端点的部分信号线未连接到任何 PIN，这可能导致在将设计加载到 FPGA 中时出错。

要解决该问题，您可尝试从 Vivado GUI 或 Tcl 命令窗口对所涉及的信号线进行重新布线。

对于 Tcl 命令窗口，请遵循以下步骤：

1. 选中错误消息，查找发生故障的信号线名称。
    
2. 使用以下命令取消这些信号线的布线：
   

   route_design -unroute -nets [get_nets <net_name>]

3. 使用以下命令对这些信号线进行重新布线：
   

   route_design -nets [get_nets <net_name>] -effort_level high

4. 使用 DRC 检查工具来检查先前的信号线是否已完成布线：
   

   report_drc -name <report_name> -rules RTSTAT-5 -verbose

   
   （部分天线规则是在 DRC 规则 RTSTAT-5 下定义的）

 

如需了解 Vivado GUI 步骤，请参阅（答复记录 54683）