数字ic设计

交互式调试 和 追踪调试 交互式调试 交互调试功能是处理器提供的一种常见的调试功能，从最低端的处理器到最高端的处理器，交互调试几乎是必备的。交互调试是指调试器软件GDB能够对处理器取得控制权，进而以一

中断 中断机制即处理器核在顺序执行程序指令流的过程中突然被别的请求打断而中止 执行当前的程序，转而去处理别的事情，待它处理完了别的事情，然后重新回到之前程序中断的位置，继续执行之前的程序指令流。 中断

关键路径 关键路径是指同步逻辑电路中，组合逻辑延时最大的路径，包括布线延迟，关键路径是对设计性能起决定性影响的时序路径。 优化关键路径 对关键路径进行时序优化，可以直接提高设计性能。 对同步逻辑来说，

AXI 面向高性能，高带宽，低延迟的片内总线协议。 具有以下特点： 1 采用分离的地址和数据传输 2 支持地址不对齐的数据访问，使用字节掩码来控制部分写操作。 3 使用基于突发的交易类型，对于突发操作

缓存利用软件程序的时间局部性和空间局部性，将空间巨大的存储器中的数据动态映射到容量有限的缓存空间中。这可以将访问存储器的平均延迟最小化。由于缓存的容量是有限的，因此访问缓存存在着相当大的不确定性。 一

在蜂鸟E203处理器流水线中的派遣点 被派遣到不同运算单元并执行 的指令 。由不同的运算单元执行完毕的指令最终都会将 计算结果写回通用寄存器组。 处理器的写回 写回将指令的运算结果写回通用寄存器组。

指令交付、取消、冲刷 流水线中的指令交付不再处于预测执行状态，交付的指令可以真正地在处理器中执行。 与交付相反的一个概念是取消。表示该指令最后需要取消。 为了提高处理器的性能，分支跳转指令可以以一种预

ALU 包括五个模块，普通ALU模块，地址生成单元模块，分支预测解析模块，CSR读写控制模块，多周期乘/除模块 这些模块只负责具体指令的执行控制，均共享实际的运算数据通路。因此可以控制主要数据通路的面

在流水线中取指之后，便要译码和执行。处理器核中执行单元EXU 执行 指令译码： 指令所包含的信息编码在有限长度的指令字中，因此需要译码，将信息从指令字中翻译出来。 常见的信息： 指令所需要的读取的操作

取指子系统包括指令单元IFU和ITCM。 在汇编语言中，每一条要执行的指令都放在一个寄存器中，而这个将要执行指令的地址我们就需要放在PC（程序计数器）中。 IFU: 对取回的指令进行简单译码 简单的分

处理器流水线第一步是取指。 取指 取指特点： 每条指令在存储器空间所处的地址称为它的PC。 取指是指处理器核将指令从存储器读取出来的过程。按照其指令PC值对应的存储器地址。 取指的目的是以最快的速度且

MIPS五级流水线： 1 取指。取指是将指令从存储器中读取出来的过程。 2 译码。指令译码是将从存储器中取出的指令进行翻译的过程。经过译码得到指令需要的操作数寄存器索引，可以通过索引从通用寄存器中将操

ICTM:指令紧耦合存储器 DCTM：数据紧耦合存储器。 可实现指令和数据的分离存储，并提高性能。 处理器硬件设计 设计理念 1 模块化和可重用性 将处理器划分为几个主体模块单元，每个单元之间的接口简

CISC: 复杂指令集架构，不仅包含处理器常用的指令，还包含许多不常用的特殊指令。 RISC ：精简指令集架构，只包含了处理器常用的指令，而对于不常用的操作，则通过执行多条 常用指令的方式 达到同样的

![fd5fda39f346bfb79b9975a7cad8dd8.jpg](https://p9-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/0e10312252e

FPGA的基本结构 FPGA是可编程逻辑单元： 1 可编程IO单元 2 可编程逻辑单元：LUT和寄存器。通过LUT实现组合逻辑 3 丰富的布线资源：包括专用布线资源，长线资源，短线资源 4 嵌入式块R

1 跨时钟域的亚稳态现象 建立时间：输入信号在时钟上升沿来临之前，应该保持数据稳定的最短时间，否则数据不能被正常采样； 保持时间：输入信号在时钟上升沿来临之后，数据保持稳定的时间，否则数据不能被正常传

复位是将寄存器恢复到默认值。一般复位的功能包括：同步复位，异步复位。 数字逻辑需要复位 数字逻辑中的寄存器和ram在上电后默认的状态和数据是不确定的，如果有复位，我们可以把寄存器复位到初始状态0,ra

AXI协议： ZYNQ将高性能ARM-cottex-A系列处理器和FPGA在单芯片内紧密结合。 两者之间交互通过AXI4总线协议，即高级可扩展接口，是ARM发布的AMBA4.0协议的一部分。 AXI4

功耗主要分为三部分，分别是浪涌功耗、静态功耗和动态功耗。 浪涌功耗是指设备上电时由于巨大的启动电流所产生的功耗，不同设备的启动电流不同，浪涌功耗差异也很大，在进行IC设计时一般不需要关注浪涌功耗。 静