IBM突破量子纠错难题！新算法“低密度奇偶校验”大幅降低物理量子比特需求，结合“自行车架构”和新型解码器，有望在2029年推出200逻辑量子比特的Starling量子计算机，实现1亿次量子运算，或将引爆药物研发等领域。关键技术：FPGA、ASIC、LPU。
译自：IBM Cracks Code for Building Fault-Tolerant Quantum Computer
作者：Frederic Lardinois
一段时间以来，IBM 一直表示计划在 2029 年之前构建一台容错量子计算机。然而，尚不清楚的是该公司计划如何做到这一点。错误纠正——即量子处理器从即使是最微小的噪声引入的不可避免的错误中恢复的能力——仍然是构建容错量子计算机中最关键的未解决的问题。今天，在两篇技术论文中，IBM 声称在一种新算法的帮助下解决了错误纠正问题，并详细介绍了将该算法和一些附加部分付诸实践的架构（称为“自行车架构”）。
“我觉得我们已经破解了量子纠错的代码——现在我们说我们可以构建它，”负责 IBM 量子计划的副总裁（也是架构论文的合著者）Jay Gambetta 在今天的公告发布前的一次采访中告诉我。“所以我们已经非常清楚地规划了我们将如何做到这一点的路线图，我认为这现在是一个工程挑战，而不是科学挑战。”
到 2029 年，IBM 预计将推出其 Starling 量子计算机，该计算机将具有 200 个逻辑量子比特，并且能够进行 1 亿次量子运算。IBM 声称，这台新机器的性能将比今天的量子计算机强大 20,000 倍，并且能够在药物开发、材料发现、化学、物流和金融优化等领域产生现实世界的结果，而经典计算机无法在任何合理的时间内解决这些问题。
创建更好的纠错算法
这里有很多内容需要解读，但首先值得退一步。一年前，在 Nature 论文 中，Gambetta 和他的合著者描述了一种新的纠错算法（低密度奇偶校验），该算法将构建具有 12 个逻辑量子比特的工作量子计算机所需的物理量子比特数量从近 3,000 个减少到 288 个，同时错误率保持在 0.1%。
要创建一个逻辑量子比特（大致相当于经典计算中的一个比特），您需要更多的物理量子比特来检测错误，部分原因是每个物理量子比特都可能在计算过程中的某个时刻受到噪声的影响。通过拥有一定数量的物理量子比特，您可以检测到这些特定量子比特中的错误并纠正它们，从而在此过程中保护此虚拟逻辑量子比特的状态。
正是物理量子比特中的这些错误长期以来一直困扰着该行业。毕竟，如果您想实际使用量子处理器，就无法将其与任何类型的噪声完全隔离。使用以前最先进的“表面代码”算法，需要一百万或更多的物理量子比特才能构建一台能够产生现实世界结果的容错机器——这是一个没有人知道如何解决的巨大工程挑战。
第一篇论文的问题在于它只关注量子存储，而不是实际在这些量子比特上运行计算。
Gambetta 承认了这一点。“对那篇论文的自然批评是：你只做了内存。如果我需要计算，我需要一种方法来做门，我需要一种方法来纠缠和扩展。对那篇论文的另一个批评是：你所做的解码器非常复杂，你永远无法实时完成它。”
现在，在新的架构论文中，IBM 展示了它计划如何有效地创建量子门（这本质上允许机器将量子比特置于不同的状态），以及如何随着时间的推移将这些量子计算机扩展到数千个逻辑量子比特。这些门是由 IBM 所谓的逻辑处理单元 (LPU) 创建的，该公司创建了所谓的通用适配器来将不同的模块连接在一起。
“当你把所有这些放在一起并进行端到端计算时，你会发现，当你进行计算时，它仍然比表面代码少几个数量级的量子比特，”Gambetta 解释说。
使用无序存储构建更好的解码器
实施现有纠错算法如此困难的原因之一是，这些算法必须在经典计算机上实时运行。IBM 表示，现在这种开销降低了 90%。这也许才是真正的突破。为了检查作为整体逻辑量子比特一部分的物理量子比特是否存在错误，量子计算机使用通常被称为“解码器”的东西。量子处理器定期检查是否存在任何错误，解码器接收这些数据，检查错误的模式是什么样的，然后应用纠错。到目前为止，最先进的技术是使用一种称为置信传播的消息传递算法，这种算法已经存在相当长一段时间了，但正如 Gambetta 指出的那样，它也有一种“卡住”的趋势。当这种情况发生时，必须启动另一种算法（称为“有序统计解码”），但这是一个非常复杂的计算，即使是专用硬件也无法实时处理。
因此，IBM 的专家们继续前进，创建了一种新的解码器，可以在现场可编程门阵列 (FPGA) 上实时运行：中继置信传播。在置信传播方法中，不同的节点来回传递消息，更新解码器关于它们对逻辑量子比特中可能存在错误的“信念”。但正如 Gambetta 所说，这些信念最终可能会来回摇摆，算法永远无法确定答案。一种较新的算法，即记忆置信传播，然后向其中添加了一个记忆组件，该组件基本上充当解码器的记事本，用于跟踪到目前为止的最佳猜测。
IBM 的研究人员现在所做的是通过在混合中引入“无序记忆”来对该记忆组件进行关键更改。这里的想法是通过策略性地将无序记忆强度注入到系统中来打破对称性并抑制可能导致解码器卡住的振荡，这使得算法无需从头开始即可找到有效的解决方案。基本上，不是错误校正系统的每个部分都以完全相同的方式记住信息，而是每个节点现在都获得自己的记忆强度（甚至可以是负数）。
最终结果是，该算法现在可以在 FPGA 上实时运行（IBM 希望在 2029 年之前也为此用例构建专用芯片）。
到 2029 年
目前的计划是 IBM 发布一系列新的量子计算机，每台计算机都将实现构建 2029 年 Starling 机器的一部分。
新的纠错解码器将于明年首次亮相。然后，在 2027 年，IBM 计划展示它可以利用其新的通用适配器来纠缠模块，然后，通过 Starling，它将展示一个使用多个这些模块来创建一个具有 1 亿个门的容错机器的系统。
Gambetta 认为，要实现这一目标，现在的问题是改进这些机器的各个组件，使其在日常使用中可靠。
这里还有一个有趣的经典计算问题需要解决，因为当前设置中的每个 FPGA 每条物理线路需要大约 45 瓦的功率。IBM 有一个使用专用 ASIC 来控制这些芯片的概念验证，但是如何扩展它呢？Gambetta 说：“即使，比如说，我在模块中取得了成功，我在产量上取得了成功，以及所有这些事情，如果答案是，我需要一个核电站来控制它，我们就搞砸了。”
“我仍然想明确一点，科学地解决它和构建它之间是有区别的，”他指出。“我并不是说它已经完成了。这是一个巨大的工程挑战。但有时当我想到科学问题时，我不知道我要往哪个方向走。科学是关于探索，然后通过一些直觉和科学方法来解决问题。工程是：我有一个解决方案，但它很难。学习、工程、可靠性的周期——这些事情我们必须做。所以我感觉我们已经从科学转向了工程。对我来说，这是一个重要的声明，因为它意味着这些东西将会存在。”
2025 年 6 月 10 日，IBM 发布了更新的 IBM 量子路线图，详细说明了其通往 IBM Quantum Starling（世界上第一个大规模容错量子系统）的道路。图片来源：IBM。
