59596 - Vivado 仿真器常见问题解答 - 在 Vivado 中执行仿真时是否需要 XilinxCorelib？

XilinxCoreLib 库用于从 CORE Generator 工具生成的 ISE IP 的行为仿真。
 

如果您的设计包含从 Vivado IP 目录 (IP.xci) 生成的 IP，那么仿真不需要 XilinxCoreLib 库。

生成 IP 时，AMD Vivado IP 核的仿真模型是作为输出文件形式来交付的。
 
并且，当您使用 compile_simlib 来为第三方仿真器编译 AMD 库时，在预编译的库中不包含 Vivado IP 核的仿真模型。

 

在低于 2014.1 的 Vivado 版本中，如果设计包含 Vivado 中使用的旧 ISE CORE Generator IP，则会包含 XilinxCoreLib 库用于支持对其进行仿真。
 

这些文件可在以下位置找到：

 

$XILINX_VIVADO\ids_lite\ISE\verilog\src\XilinxCoreLib 

$XILINX_VIVADO\ids_lite\ISE\vhdl\src\XilinxCoreLib

 

（其中 XILINX_VIVADO 是 Vivado 安装路径）。

在 Vivado 2014.1 和更高版本中，Vivado 安装中已移除 XilinxCoreLib 库源文件。

如果您需要在 Vivado 设计中对任何旧 ISE IP 进行仿真，建议为该 IP 使用结构仿真文件。