标题
54606 - Vivado 中 Vivado 逻辑调试核的版本说明和已知问题描述
此答复记录包含有关 Vivado 逻辑调试核的版本说明和已知问题及下列信息：
- 通用信息
- 已知问题和已解决的问题
- 修订历史
此版本说明和已知问题答复记录适用于 Vivado 2013.1 工具及其更高版本中生成的核。
Vivado 逻辑调试核的文档与视频：
LogiCORE Integrated Logic Analyzer (ILA) IP 核页面：
解决方案
通用信息
受支持的器件可在以下三处位置找到：
- LogiCORE ILA 核产品规格页面
- LogiCORE ILA 核产品用户指南
- 打开Vivado 工具，转至“IP Catalog”（IP 目录），右键单击 IP 并选中“Compatible Families”（兼容的产品系列）
如需查看为所有版本新增的功能特性和添加的器件支持的列表，请参阅 Vivado 中随该核提供的“Change Log”（更改日志）文件。
已知问题和已解决的问题
下表提供了最初在 Vivado 2013.1 中发布的 Vivado 逻辑调试与 Vivado VIO 的已知问题。
注释：“问题版本”列出了首次发现问题的版本。更低版本中也可能存在相同问题，但并未执行具体测试来验证更低版本中是否存在问题。
| 答复记录 | 标题 | 问题版本 | 修复版本 |
|---|---|---|---|
| （答复记录 66860） | Vivado Logic Debug [Labtools 27-1972] Mismatch between the design programmed into the device XXXX (JTAG device index = X) and the probes file path/impl_6/debug_nets.ltx | 2015.3 | |
| （答复记录 67062） | 当 Zynq 7000 PS 外设（如，GigE、D 等）的输出信号通过 MIO（FIXED_IO 总线）映射到 PS I/O 管脚时，ILA 可否探测这些信号？ | 2016.3 | |
| （答复记录 67145） | Zynq UltraScale+ MPSoC，Vivado 2016.1 - 在 Vivado 硬件管理器中找不到 ZU3 和 ZU15 器件的 ILA/IBA 核 | 2016.3 | |
| （答复记录 68448） | 2016.3 Vivado 实验工具 - 在 Windows 7 32 位机器上进行 ILA 编程时，发生崩溃 | 2016.3 | |
| （答复记录 62634） | 2014.3 - IBERT - Vivado 硬件管理器无法生成 contour 图 | 2014.3 | |
| （答复记录 62636） | 2014.3 IBERT 2D 眼图 java.lang.NegativeArraySizeException | 2014.3 | |
| （答复记录 62049） | 2014.2 - Vivado 逻辑调试 - ERROR: [Place 30-188] UnBuffered IOs | 2014.2 | 2014.3 |
| （答复记录 61900） | 2014.2 - 从已综合的设计移除调试核后，XDC 约束仍在 | 2014.2 | na |
| （答复记录 60856） | 2014.2 - ERROR: [ChipScope 16-119] Implementing debug core dbg_hub failed. | 2014.2 | na |
| （答复记录 60631） | 2014.1 使用“Window data depth = 1”选项和“Number of windows = 2”选项触发 ILA 时出错 | 2014.1 | 2014.2 |
| （答复记录 60086） | 2014.1 - [16-215] This design contains the following cells that cannot be upgraded | 2014.1 | 2014.2 |
| （答复记录 60049） | 2014.1 - Vivado Critical Warning [Timing 38-249] in ChipScope design imported from ISE | 2014.1 | na |
| （答复记录 59457） | 2013.4 无法从 Debug Hub 核获取响应 | 2013.4 | 2014.1 |
| （答复记录 58565） | 2013.4 在 Vivado 中打开 Coregen ChipScope 核时，出现时序错误 | 2013.4 | na |
| （答复记录 59280） | 2013.4 - 逻辑调试 - 无法为 ILA 创建网表 | 2013.4 | 2014.1 |
| （答复记录 58104） | 2013.x Vivado 硬件工具 - 硬件会话依赖关系 | 2013.4 | 2014.1 |
| （答复记录 58349） | 2013.3 Vivado 2013.3 - ILA - 无法生成调试 IP | 2013.3 | 2013.4 |
| （答复记录 58103） | 2013.3 Vivado 硬件工具 - 时钟选择增强功能 | 2013.3 | 2014.2 |
| （答复记录 57665） | 2013.3 Vivado IP_ILA - ILA 在接收外部 TRIG IN 时生成 TRIG OUT | 2013.3 | 2014.1 |
| （答复记录 57648） | 2013.3 Vivado IP_ILA - 如果触发位置设为 0，则 ILA 核捕获的数据不正确 | 2013.3 | 2013.4 |
| （答复记录 57682） | 2013.3 Vivado IP-ILA - 如果选中“1024 Probes and Enable Capture Control”，则 ILA 的“Probe_Ports(0....7)”选项卡会变为红色 | 2013.3 | 2013.4 |
| （答复记录 56431） | Vivado 逻辑调试 - 如果语言为 VHDL，则不会将 mark_debug 属性应用于 ILA 和 VIO | 2013.2 | 2013.3 |
| （答复记录 56430） | Vivado 逻辑调试 - ILA GUI 允许样本深度超出可用 BRAM | 2013.2 | 2013.3 |
| （答复记录 56429） | Vivado 逻辑调试 - 连接到调试核 (ILA/VIO) 的静态信号线不予保留 | 2013.2 | 2014.1 |
| （答复记录 56428） | Vivado 逻辑调试 - 打开 ZIP 文件时，ILA 波形的日期戳不正确 | 2013.2 | 2013.3 |
| （答复记录 56427） | Vivado 逻辑调试 - 2013.1 - create_debug_port 文档过期且不正确 | 2013.2 | 2013.3 |
| （答复记录 56426） | Vivado 逻辑调试 - IP 属性导入新工程时发生交换 | 2013.2 | 2013.3 |
| （答复记录 56425） | Vivado 逻辑调试 - Synplify 把 ILA 2.1 和 VIO 2.0 核优化掉了 | 2013.2 | 2013.3 |
| （答复记录 53960） | EDK + ChipScope - 在 Zynq 上是否启用交叉触发？如何启用？ | 2013.1 | na |
| （答复记录 54592） | Vivado - CSE 服务器 - 无法通过 UNC 路径运行 vcse_server | 2013.1 | na |
| （答复记录 54817） | 在 2013.1 中不显示来自 2012.X 的调试 IP | 2012.4 | 2013.1 |
| （答复记录 54406） | Vivado 逻辑调试 - 数据对比绘图程序 | 2012.4 | na |
| （答复记录 52939） | Vivado - 实验工具 - ERROR: [Labtools 27-147] 和 ERROR: [Labtools 27-146] | 2012.4 | 2013.1 |
