知识点

第三章

寄存器是由：是同步时序电路，由N个触发器连接构成N位寄存器，或者锁存器也行
触发器：边沿触发，只有在时钟沿来临时发生改变：->作用：同步控制
锁存器：电平触发，非同步控制，使能有效，输出与所有输入有关，立即改变，在电平为高的一段时间内都可翻转，锁存器的最主要作用是缓存，其次完成高速的控制器与慢速的外设的不同步问题，再其次是解决驱动的问题，最后是解决一个I/O口既能输出也能输入的问题

第四章

加法器的种类
- 行波进位加法器（CPA）
- 先行进位加法器（CLA）3倍CPA
  - G(generate产生)进位来描述不考虑进位输入的情况下，如果加法器的第i列必然能产生了一个进位，则此列称为产生进位，一个加法器的第i列在Ai和Bi都为1时必产生进位 Gi=AiBi
  - P(propagate传播进位)如果有进位输入时产生了进位输出则称为传播进位，Pi=(Ai+Bi)
  - Ci=Gi+PiCi-1=AiBi+(Ai+Bi)Ci-1 可以为加法器特定列重写进位逻辑
  - 块之间的先行进位逻辑
  - G3:0=G3+P3(G2+P2(G1+P1G0))
  - P3:0=P3P2P1P0
  - Ci=Gi:j+Pi:jCj-1 例：C3=G3:0+P3:0*C-1
- 前缀加法器(PREFIX ADDER)3倍CLA 8倍CPA 速度上
改变二进制补码的符号就是翻转所有位，然后加1
减法就是先变号再相加
比较器：相等比较器，按位异或；数量比较器，计算A-B，再检查符号位（最高位）的结果，溢出时结果不正确
算术逻辑单元：加减法，与，或，带标志位ALUFlags（N,Z,C,V）
- N，负：result最高位
- Z，零：所有位都为零，N位或非门
- C，进位：加法器产生进位并且ALU执行加法或者减法
- V，溢出（1）ALU执行加法或减法（2）A和Sum具有由异或门和同或门检测到的相反符号（3）AB具有相同符号，且执行加法，或AB符号相反且执行减法。以上三个条件结果相与为真，则V置1
移位器和循环移位器：（N个N：1多路选择器构成）
- 逻辑移位器
  - 左移或者右移，0补位
- 算术移位器
  - 左移，0补位，右移补最高位
- 循环移位器
  - 循环补位
- 分为左移，逻辑右移，算术右移
  - 左移是乘2 *
  - 算数右移是除2 /
限制了信道带宽就限制了信息的传输速率
13.

第五章

case语句综合成ROM（7段数码管）
可编程逻辑阵列(PLA)->可实现组合逻辑，现场可编程逻辑门阵列可实现：组合和时序逻辑
(PLA)->缩小版ROM

芯动力

知识点

第三章

第四章

第五章