总狮liang

建立时间时序检查(setup check) 建立时间：组合逻辑最大延迟=>时钟上升沿到来前数据必须稳定的最短时间 Tlaunch+Tcq+Tld < Tcycle+Tcapture-Tsetup re

静态时序分析的环境 主要针对同步电路 时钟约束 reg->reg 时钟形状 时钟源点 时钟周期 占空比 边沿翻转时间 create_clock -name SYSCLK -period 20 -wav

电赛1总结 主要负责芯片选型、外围电路设计 题目：无线话筒扩音系统 主要内容： 通过麦克风收集话音，将话音信号送入到调频发射芯片，单片机控制发射芯片频率等。接收机即为普通收音机 调频发射，使用一个调频

静态时序分析 什么是静态时域分析 我：通过综合工具生成门级网表，根据晶圆厂提供的在不同PVT条件下的单元延迟信息计算所有路径的延时信息，根据延时判断路径是否满足建立与保持时间，给出时序违例的路径信息。

静态时序分析 什么是静态时域分析 我：通过综合工具生成门级网表，根据晶圆厂提供的在不同PVT条件下的单元延迟信息计算所有路径的延时信息，根据延时判断路径是否满足建立与保持时间，给出时序违例的路径信息。

跨时钟域处理 什么是亚稳态 我：亚稳态指在时钟上升沿进行数据采样时，数据并没有在稳定状态，从而产生了不可预知的采样结果，需要一个决断时间才能稳定下来。 标准答案：触发器无法再某个规定的时间内达到一个可

牛客网题目笔记 Verilog语言描述级别 数据流描述：采用assign 连续赋值语录。 行为描述：使用always 语句或initial 语句块中的过程赋值语录。 结构化描述：实例化已有的功能模块或

第七章：微结构 1.引言 链接逻辑与体系结构的桥梁-微结构 微结构包括 寄存器 ALU 有限状态机 存储器 其他逻辑模块 同一微处理器结构（例如ARM）可以有不同的微结构：为在性能、成本、复杂性方面取

STM32启动过程 启动工程文件整体包含关系 start_up.s启动文件 规定了栈的大小，堆的大小， 留出了各个中断向量需存储的空间，建立了向量表 先调用SystemInit函数 初始化系统时钟 初