推荐大佬公众号 ，搜索 盛碗粥FPGA
盛碗粥，微信公众号“盛碗粥FPGA”主理人，伦敦帝国理工大学电子工程系博士在读。研究旨在用形式化验证的方法做出面积小性能高的硬件。目前的工作主要是优化高层次综合 (high-level synthesis，简称HLS) 的EDA, 其中包括 Xilinx Vitis HLS，LegUp 和 Dynamatic。研究领域包括 FPGA，HLS 优化, 硬件设计，编程语言设计和形式化验证。
感谢您对盛碗粥FPGA原创文章的认可。如果希望转载，请于后台留言，
转载时请保留原作者盛碗粥FPGA、版权声明、出处（盛碗粥FPGA）等信息。请在适当位置包含作者简介，如下所示。请注意，转载文章禁止声明原创。
