数字逻辑和计算机组成

电路分析 电路的工作 这里即便已经预置了仍然需要一个clk-Q时间 要让建立时间容限和保持时间容限都大于零,但是也不需要大太多 计数器 T触发器不需要时钟信号,都是上升沿开始工作 会实现从0000->