一些Verilog设计

一、握手机制概述 握手机制是很常见的一种机制，尤其是在各种各样的总线协议中会经常使用。对于面向连接的场景，无论哪一方向另一方发送数据之前，都必须先建立双方的连接，而握手机制的意义就是提供稳定可靠的连接

一种时钟分频的Verilog设计，奇数分频和偶数分频。 时钟分频的本质是引入一个计数器，到特定的时候指示反转，从而达到分频的效果。

一种单bit信号进行跨时钟域传输的Verilog设计，设计包括慢时钟域到快时钟域和快时钟域到慢时钟域的两种同步。