首页
首页
AI Coding
NEW
沸点
课程
直播
活动
AI刷题
APP
插件
搜索历史
清空
创作者中心
写文章
发沸点
写笔记
写代码
草稿箱
创作灵感
查看更多
会员
登录
注册
一些Verilog设计
Clock_926
创建于2023-04-08
订阅专栏
一些Verilog设计,来自于平时的各种积累
暂无订阅
共3篇文章
创建于2023-04-08
订阅专栏
默认顺序
默认顺序
最早发布
最新发布
Verilog设计_握手信号
一、握手机制概述 握手机制是很常见的一种机制,尤其是在各种各样的总线协议中会经常使用。对于面向连接的场景,无论哪一方向另一方发送数据之前,都必须先建立双方的连接,而握手机制的意义就是提供稳定可靠的连接
Verilog设计_时钟分频
一种时钟分频的Verilog设计,奇数分频和偶数分频。 时钟分频的本质是引入一个计数器,到特定的时候指示反转,从而达到分频的效果。
Verilog设计_跨时钟域(CDC)
一种单bit信号进行跨时钟域传输的Verilog设计,设计包括慢时钟域到快时钟域和快时钟域到慢时钟域的两种同步。