首页
AI Coding
NEW
沸点
课程
直播
活动
AI刷题
APP
插件
搜索历史
清空
创作者中心
写文章
发沸点
写笔记
写代码
草稿箱
创作灵感
查看更多
会员
登录
注册
Clock_926
掘友等级
在读
|
新加坡国立大学
IC码农,新加坡国立大学在读。做一些简单的分享,希望能和各路大佬进行交流。
获得徽章 0
动态
文章
专栏
沸点
收藏集
关注
作品
赞
0
文章 0
沸点 0
赞
0
返回
|
搜索文章
Clock_926
在读 @新加坡国立大学
·
2年前
关注
Verilog设计_握手信号
一、握手机制概述 握手机制是很常见的一种机制,尤其是在各种各样的总线协议中会经常使用。对于面向连接的场景,无论哪一方向另一方发送数据之前,都必须先建立双方的连接,而握手机制...
0
评论
分享
Clock_926
在读 @新加坡国立大学
·
2年前
关注
Verilog设计_时钟分频
一种时钟分频的Verilog设计,奇数分频和偶数分频。 时钟分频的本质是引入一个计数器,到特定的时候指示反转,从而达到分频的效果。...
0
评论
分享
Clock_926
在读 @新加坡国立大学
·
2年前
关注
Verilog设计_跨时钟域(CDC)
一种单bit信号进行跨时钟域传输的Verilog设计,设计包括慢时钟域到快时钟域和快时钟域到慢时钟域的两种同步。...
0
评论
分享
个人成就
文章被阅读
1,049
掘力值
26
关注了
0
关注者
0
收藏集
0
关注标签
7
加入于
2023-04-08