FPGA

RTL设计指导原则-面积与速度互换 [toc] reference 来自中国大学MOOC上西南交通大学的慕课《芯动力-硬件加速设计方法》，这里放的是笔者的一些学习笔记,示例代码修正等,以下是他们的课程

在RTL书写中如何考虑延迟，面积等 [toc] reference 来自中国大学MOOC上西南交通大学的慕课《芯动力-硬件加速设计方法》，这里放的是笔者的一些学习笔记,示例代码修正等,以下是他们的课程

如何书写高质量Verilog代码 reference 来自中国大学MOOC上西南交通大学的慕课《芯动力-硬件加速设计方法》，这里放的是笔者的一些学习笔记,示例代码修正等,以下是他们的课程大纲，有兴趣的

- 将图像AXI-Stream流转换成BMP文件格式流输出。 -此模块为可综合设计！ -此模块处理为固定图像大小，想根据AXIS流调整大小的可以自行修改

在本文中，你将能看见： - BMP文件解析后，粗糙的Verilog仿真搭建 - AXI-Stream验证IP - 拙劣的DocNav使用指南

BMP文件格式解析（带颜色表）及Verilog与AXI-Stream接入仿真在本文中你将可能看到： - 带颜色表（掩码）的BMP文件解析 - Verilog读取BMP文件并输出rgb888格式到文件