首页
AI Coding
NEW
沸点
课程
直播
活动
AI刷题
APP
插件
搜索历史
清空
创作者中心
写文章
发沸点
写笔记
写代码
草稿箱
创作灵感
查看更多
会员
登录
注册
Verilog小白学习笔记
四季宝的守护神
创建于2022-04-08
订阅专栏
化学跑路人自学Verilog的每日日记
暂无订阅
共6篇文章
创建于2022-04-08
订阅专栏
默认顺序
默认顺序
最早发布
最新发布
Verilog刷题学习_Day 7
本文已参与「新人创作礼」活动,一起开启掘金创作之路 下列关于查找表乘法器描述错误的是() 本题答案选C,该方式速度很快,只取决于读取存储器的速度,但是预存结果要占用较多资源,因此是面积换取速度思想的体
Verilog刷题学习_Day 5
本文已参与「新人创作礼」活动,一起开启掘金创作之路 以下哪个选项中的命令不是用于写文件? 本题选D,$fmonitor、$fstrobe、$fdisplay、$fwrite都是用来写文件的。 $dum
Verilog刷题学习_Day 3
本文已参与「新人创作礼」活动,一起开启掘金创作之路 校验器的输入是由原始数据位和校验位组成 对于奇偶校验,若合法编码中奇数位发生了错误,也就是编码中的1变成0或0变成1,则编码中1的个数的奇偶性就发生
Verilog刷题学习_Day 2
本文已参与「新人创作礼」活动,一起开启掘金创作之路 第一题: 流水线设计是verilog设计中基本功之一,是对组合逻辑系统的分割,并在各个部分之间插入寄存器,并暂存中间数据的方法,下列关于流水线说法错
Verilog刷题学习_Day 1
本文已参与「新人创作礼」活动,一起开启掘金创作之路 代码$display("%h",14'bx0_1010)的输出结果是()? 本题答案是B。 部分比特x态为大写X,全部比特x态为小写x 本题答案选B
Verilog语法学习
本文已参与「新人创作礼」活动,一起开启掘金创作之路。Verilog今日学习笔记打卡,一起学习,一起进步