Verilog小白学习笔记

本文已参与「新人创作礼」活动，一起开启掘金创作之路 下列关于查找表乘法器描述错误的是（） 本题答案选C，该方式速度很快，只取决于读取存储器的速度，但是预存结果要占用较多资源，因此是面积换取速度思想的体

本文已参与「新人创作礼」活动，一起开启掘金创作之路 以下哪个选项中的命令不是用于写文件？ 本题选D，$fmonitor、$fstrobe、$fdisplay、$fwrite都是用来写文件的。 $dum

本文已参与「新人创作礼」活动，一起开启掘金创作之路 校验器的输入是由原始数据位和校验位组成 对于奇偶校验，若合法编码中奇数位发生了错误，也就是编码中的1变成0或0变成1，则编码中1的个数的奇偶性就发生

本文已参与「新人创作礼」活动，一起开启掘金创作之路 第一题： 流水线设计是verilog设计中基本功之一，是对组合逻辑系统的分割，并在各个部分之间插入寄存器，并暂存中间数据的方法，下列关于流水线说法错

本文已参与「新人创作礼」活动，一起开启掘金创作之路 代码$display("%h",14'bx0_1010)的输出结果是（）？ 本题答案是B。 部分比特x态为大写X，全部比特x态为小写x 本题答案选B

本文已参与「新人创作礼」活动，一起开启掘金创作之路。Verilog今日学习笔记打卡，一起学习，一起进步