PGTKi

Vivado使用——近期小问题、经验总结

2013.4 Vivado HLS - Example showing how to use logic debug to test an AXI Lite Slave and AXI Master interface, and then verify it in SDK.

这两个参数分别代表输出到IP核之外的数据，以及其他模块输入到IP核的数据。 向外发送数据可以通过写入o_MM2S_AXIS->data实现；输入的数据可以通过访问i_S2MM_AXIS.data获得。如果没有特殊需要，keep和last信号不需要改变，直接将输入的赋值给输出的即…

声明Platform Hardware Interfaces 需要在bd界面，点击Window -> Platform Interfaces.

滤波器的两个基本应用是信号重建和信号分离。 滤波器系数可以用来精确地创建许多不同类型的滤波器:低通滤波器, 高通滤波器，带通滤波器等等。一般来说，设计滤波器时，阶数越大提供的自由度越多，设计滤波器的性能越好。 滤波器系数存储在函数内部声明的数组c[]中，定义为静态常数。注意系数…

查找表（LUT）：把地址信号输入进去，对应内存位置的内容会直接被输出出来。 一个N位查找表可以以一个N位输入真值表的方式来表示。 一个2位输入查找表，共有2^2比特。 PS:实际中的FPGA大多使用4-6位输入的查找表作为运算基础，一些大型FPGA内甚至有几百万个这一级别的查找…

Zynq的PS外设可配置成MIO和EMIO。 MIO是PS的I/O接口对应到芯片外部引脚54个引脚，这些引脚可用在GPIO、SPI、UART、TIMER、Ethernet、USB等功能上。 EMIO是使用拓展IO，因为MIO引脚资源有限，将MIO上放不下的而又想使用的IO接口连…

在ZYNQ进阶之路1-4中我们大致了解了ZYNQ PL端的开发流程以及使用verilog硬件描述语言写了几个硬件模块，希望大家在之前的章节中能有所收获，如果其中有技术上的问题属于博主技术知识有限希望读者多多谅解！也希望能通过博主邮箱（wanpengwork@163.com）告知…

上一节我们只使用ZYNQ的PL端资源，单独控制PL端的LED实现流水灯：https://blog.csdn.net/fengyuwuzu0519/article/details/54923413。但是掉电后程序会丢失，那么如何固化代码到FLASH呢？就是本节的目的了。 ZYNQ…