热是晶圆加工与服役中最主要的载荷。多层材料CTE热膨胀系数失配产生热机械应力，使晶圆发生翘曲变形，直接引发裂纹、焊点开路、短路以及器件性能失效。
DIC技术可捕获全温域完整三维形貌、位移与应变场，为工艺优化、封装热匹配、芯片可靠性认证提供实测量化依据。
晶圆为什么会弯？弯曲代价是什么？
**Part.**1
晶圆属于多层异质材料堆叠结构，硅片、介质薄膜、后续封装材料热膨胀系数（CTE）各不相同。温度发生变化，各层伸缩意愿不一致，但层间被粘接约束无法自由形变，内部累积热机械应力，应力最终以翘曲形式释放。
行业常见半导体材料CTE参考：
| 材料层 | 典型 CTE（ppm/°C） |
|---|---|
| 硅芯片 | 2.6 ~ 3.0 |
| 塑封料 EMC | 8 ~ 15 |
| 基板 BT / ABF | 12 ~ 17 |
| 焊料 SAC305 | 21 ~ 25 |
| 铜互连 / 引线框架 | 16 ~ 17 |
翘曲不只是外观形变，会传导至制造、可靠性、设计、测试全链条，带来四重代价：
| 维度 | CTE（ppm/°C）实际影响 |
|---|---|
| 制造与封装 | |
| 贴片偏移、枕头效应、桥接、虚焊开路 | |
| 器件可靠性 | |
| 芯片裂纹、界面分层、焊点疲劳 | |
| 设计约束 | |
| 改变互连与散热状态，干扰封装性能 | |
| 测试验证 | |
| 高温密闭腔体内，全场翘曲测量难 | |
测翘曲，为什么是三维DIC？
**Part.**2
| 方法 | 能测什么 | 典型场景 | | --- | --- | --- | | Shadow Moiré | Z向翘曲 | 量产抽检、快速平整度 | | DFP | Z向翘曲、大视场 | 大板/晶圆检测 | | 三维DIC | 全场位移+应变+CTE+翘曲 | 研发、失效分析、仿真对标 |
新拓三维XTDIC三维应变测量系统，可同时输出翘曲形貌、全场位移、应变场、CTE数据，适合研发迭代、失效分析、仿真对标。
可测样品：硅晶圆、封装晶圆、BGA、基板、薄膜框架；输出指标：翘曲度、共面度、全场应变、CTE热膨胀系数。
实战案例：晶圆0℃～150℃热翘曲测试
**Part.**3
测试目标 复现升温全过程中晶圆翘曲演化，量化不同温度下离面位移幅值，定位局部变形集中区域，为封装热匹配提供实测输入。
样品为6 英寸单晶硅晶圆，直径150 mm，厚度1 mm；测试温度区间：0℃～150℃，阶梯保温，每10℃一个工况，S₀‑S₁₅共计16个温度节点，搭配XTDIC三维应变测量系统与高低温试验箱。
温度载荷曲线与DIC热翘曲测试系统
测试结果与解读
晶圆翘曲是非均匀变形，不同区域变形差异显著。
随着温度抬升，整体翘曲持续增大；120℃时平均离面位移达到 297μm，为本轮升温峰值。温度继续走高，硅材料内部发生应力释放，翘曲幅值不升反降，出现小幅回落。
S0-S3温度段2D/3D热翘曲结果
S4-S7温度段2D/3D热翘曲结果
S8-S11温度段2D/3D热翘曲结果
S12-S15温度段2D/3D热翘曲结果
支撑精确测量的DIC自研算法能力
**Part.**4
就晶圆翘曲测试而言：测不到，就管不住；测不准，等于没测。高精度DIC热翘曲变形测试结果，离不开整套新拓三维DIC自研算法能力作为底层支撑。
| 自研算法 | 技术能力与价值 |
|---|---|
| 亚像素散斑解析算法 | 离面测量精度＜0.5 μm，面内测量精度＜1 μm |
| 刚体位移消除算法 | 剔除整体刚体运动干扰，保留晶圆真实变形场 |
| 视窗折射校准技术 | 折射畸变矫正，保证测量精度 |
| 温‑图同步关联算法 | 图像匹配对应温度节点，全温域变形演化分析 |
| 全场后处理解析算法 | 三维翘曲/CTE热膨胀、全场应变云图 |
区别于单点检测，新拓三维DIC测量技术可完整复现全温度历程的变形演化，量化翘曲、捕捉局部变形，评估异质材料热匹配，为封装工艺迭代、材料选型、可靠性验证提供关键试验输入，降低芯片焊接失效风险。
