DDR5 VrefDQ 是 DRAM 片内接收参考电压(On-Die VrefDQ)
作用：DRAM 在 Write 操作时采样 DQ/DQS/DM，利用 VrefDQ 参考电压判断输入 DQ/DQS/DM 是0还是1。
训练目标：找到最佳 VrefDQ 电压窗口中心点，建立最大的读写裕量。
VrefDQ训练涉及5个相关参数
1：电压工作范围(Voltage operating range)，VrefDQ 的可调范围是 45~ 97.5% 的 VDDQ。
2：步进电压(Stepsize)，VrefDQ DAC 相邻两个码值之间的电压差，也就是DAC 的最小调节 分辨率。
3： 设定容差(VrefDQ set tolerance)，设定Vref 码值后，DRAM内部实际的电压，与目标电 压的最大允许偏差。
4：步进建立时间(Vref step time)，每次改变 VrefDQ 码值后，内部稳定到新的目标电压所需 的时间。
5：有效电平范围(VrefDQ valid level)，用于判定VrefDQ电压是否已达到稳定的阈值范围。
由于以下原因，每个通道、每颗 DRAM 的最优 Vref 都不一样：
1：DRAM 内部 Vref DAC 存在工艺偏差。
2：板级走线阻抗、串扰不同。
3：VDDQ 纹波和直流偏置不同。
4：温度变化会影响 Vref 精度。
所以 VrefDQ 须在上电初始化时逐个通道训练出来。
整个训练可以分为全局粗调和每引脚微调两个阶段。
阶段一：
全局粗调（基于 MR10），这一阶段校准的是所有DQ引脚共用的基础参考电压。
1：初始值设置，向MR10写入一个初始的VrefDQ值(通常从中间值开始，如 0x33 对应约 72% VDDQ)，MR10的 默认值为75%VDDQ。更改MR10的值后，需等待VrefDQ_time时间让内部模拟电压稳定。
2：控制器写入数据，DRAM 接收 DQ 信号。
3：控制器读取数据，正确则该 Vref 档位在有效窗口内，错误则超出采样窗口，DRAM无法区分高低电平。
4：回到第一步，更改新的VrefDQ值，重复验证，但需确保VrefDQ值在有效范围内。
5：统计连续的无错误的Vref挡位，得到Vref_min(窗口下限)和Vref_max(窗口上限)。
6：选择最优中心点， Vref = (Vref_min + Vref_max) / 2，这样即使温度或电压有轻微漂移，Vref 也不会滑到 fail区域，将该最优Vref写入MR10寄存器，结束全局VrefDQ训练。
阶段二：
每引脚微调（基于 MR118、MR126 、MR134等），由于PCB走线长度差异和芯片内部工艺偏差，每个DQ/DM引脚的实际信号质量可能存在细微差别。因此，DDR5支持在全局值的基础上，对特定引脚进行微调。
1：通过调节相应寄存器的OP[6:4](偏移步数)和 OP[7](符号位)进行微调，调整范围为 -3 到 +3 个步进，然后参 考阶段一的步骤2开始测试。
2：最终电压计算，每个通道的最终电压Vfinal=全局值(MR10) + 符号(±) × 偏移步数 × VrefDQ_step。微调后的 最终电压必须严格限制在 45% ~ 97.5% VDDQ 的总范围之内
DDR5与DDR4的DQ Training对比
| | DDR5 | DDR4 | | --- | --- | --- | | 是否需要命令进入 | 否，直接配置MR10寄存器的VrefDQ值即可 | 是，需要先配置MR6寄存器开启DQ训练模式，再配置VrefDQ的值 | | Vref DQ范围 | 35%~97.5% VDDQ | 1：60%~92.5% VDDQ 2：45%~77.5% VDDQ | | Vref DQ步进 | 0.5% VDDQ | 0.65% VDDQ | | VrefDQ 设置容差 | -1.625%~1.625% VDDQ (步数>4) -0.15%~0.15% VDDQ (步数<=4) | -1.625%~1.625% VDDQ (步数>4) -0.15%~0.15% VDDQ (步数<=4) | | Vref DQ步进时间 | 150ns(步数<16) 500ns(步数>=16) | 150ns | | Vref DQ有效容差 | -0.15%~0.15% VDDQ | -0.15%~0.15% VDDQ | | 训练阶段 | 1：全局粗调 2：每个引脚单独细调 | 1：全局粗调 |
