第十章 系统时钟和定时器
10.1 系统时钟
通用时钟树模型
外部晶振 (12MHz/24MHz 唯一物理时钟源 )
│
▼
┌─────────────────┐
│ PLL (频率合成器) │ ← 核心！把低频晶振倍频到高频
│ • 输入: Fin │
│ • 输出: Fout = Fin × M / (P × 2^S) │
│ • 作用: 产生系统主频 │
└────────┬────────┘
│
▼
┌─────────────────┐
│ 时钟分频器（Divider） │ ← 按需分配不同频率
│ • FCLK: CPU 用 │
│ • HCLK: 总线用 │
│ • PCLK: 外设用 │
│ • 分频比可配置 │
└────────┬────────┘
│
▼
┌─────────────────┐
│ 时钟门控 (Gate) │ ← 省电关键！
│ • 不用的外设时钟关掉 │
│ • 动态功耗管理 │
└─────────────────┘
总线示意:
┌─────────┐ ┌─────────────────────────────┐ ┌─────────┐
│ CPU │◄────►│ AHB 高速总线 │◄────►│ 内存 │
│ (400MHz)│ │ (Advanced High-performance │ │(100MHz) │
└─────────┘ │ Bus) │ └─────────┘
│ • 32/64位宽（一次传更多数据） │
│ • 流水线传输 │
│ • 多主设备仲裁 │
└─────────────┬───────────────┘
│
┌─────────────┴───────────────┐
│ APB 桥接器 │ ← 速度转换 + 协议转换
│ (AHB-to-APB Bridge) │
└─────────────┬───────────────┘
│
┌─────────────┴───────────────┐
│ APB 低速总线 │
│ (Advanced Peripheral Bus) │
│ • 16/32位宽 │
│ • 简单协议，省电 │
│ • 适合慢速设备 │
└──────┬────────┬────────┬────┘
│ │ │
┌────┘ ┌────┘ ┌────┘
↓ ↓ ↓
┌──────┐ ┌──────┐ ┌──────┐
│ UART │ │ Timer│ │ GPIO│
│(50MHz)│ │(50MHz)│ │(50MHz)│
└──────┘ └──────┘ └──────┘
📌 一句话：时钟树就是「频率分配网络」，只需要知道「我要给某个外设多少频率」，具体路由由硬件/框架完成。
9.2 定时器和PWM
核心思想：时钟树决定「频率从哪来」，定时器决定「时间怎么数」，PWM决定「波形怎么出」。
9.2.1 定时器（Timer）
┌─────────────────────────────────────────┐
│ 定时器核心流水线（5步） │
├─────────────────────────────────────────┤
│ ① 时钟源选择 │
│ • 通常来自PCLK或独立低速晶振 │
│ • 现代芯片支持多路时钟源动态切换 │
│ │
│ ② 预分频 (Prescaler) │
│ • 8/16位寄存器，把高频时钟降下来 │
│ • 公式: f_pre = f_in / (prescale+1) │
│ │
│ ③ 主分频 (Divider) │
│ • 固定分频：2/4/8/16倍 │
│ • 公式: f_timer = f_pre / divider │
│ │
│ ④ 计数 + 比较 (Counter + Compare) │
│ • TCNT: 递减计数器，每个时钟周期 -1 │
│ • TCMP: 比较值，相等时触发事件 │
│ • 事件: 输出翻转 / 产生中断 / 触发DMA │
│ │
│ ⑤ 自动重载 (Auto-reload) │
│ • 计数到0后，自动从重载寄存器恢复 │
│ • 实现周期性定时，无需软件干预 │
└─────────────────────────────────────────┘
计数 + 比较 (Counter + Compare)
┌─────────────────────────────────────────────────────────┐
│ 时钟输入（来自时钟树，如 100MHz） │
│ ↓ │
│ ┌─────────┐ │
│ │ 预分频器 │ ← 可选，降低计数频率 │
│ │ /N │ │
│ └────┬────┘ │
│ ↓ │
│ ┌─────────┐ │
│ │ Counter │ ← 核心：每个时钟周期 +1 │
│ │ 计数器 │ （通常 16/32/64 位，可上/下计数） │
│ │ 0→N │ │
│ └────┬────┘ │
│ │ │
│ ↓ 比较 │
│ ┌─────────┐ │
│ │ Compare │ ← 匹配值（软件写入） │
│ │ 寄存器 │ │
│ │ = M │ │
│ └────┬────┘ │
│ │ │
│ Counter == Compare? │
│ │ │
│ ┌────┴────┐ │
│ │ 是 → 触发事件： │
│ │ • 产生中断（IRQ） │
│ │ • 翻转 GPIO（PWM 输出） │
│ │ • 启动 ADC 采样 │
│ │ • 重置 Counter（周期性）或停止（单次） │
│ │ • 加载新的 Compare 值（链式触发） │
│ └─────────┘ │
└─────────────────────────────────────────────────────────┘
模式 A：单次触发（One-shot）
Counter: 0 → 1 → 2 → ... → 999 → 1000(Compare) → 触发 → 停止
↑_________________________________________|
10ms 后执行一次动作
应用：延时启动、超时检测、单次采样
模式 B：周期性（Periodic / Auto-reload）
Counter: 0 → ... → 999 → 1000(Compare) → 触发 → 自动重置为 0
↓ ↓
翻转 PWM 继续计数
触发中断 循环往复
┌────┐ ┌────┐ ┌────┐
│ │ │ │ │ │
──────┘ └────┘ └────┘ └────┘────
<─ 1ms ─><─ 1ms ─><─ 1ms ─>
应用：系统 tick、PWM 波形、定时采样
定时器工作频率 = 时钟源 / (预分频+1) / 主分频
定时周期(秒) = (预分频+1) × 主分频 × 计数值 / 时钟源频率
9.2.2 PWM定时器：用「数字开关」模拟「模拟信号」
PWM通用原理
┌─────────────────────────────────────────┐
│ PWM = Pulse Width Modulation（脉冲宽度调制）│
├─────────────────────────────────────────┤
│ 核心思想：固定周期，改变高电平时间 → 改变平均电压 │
│ │
│ 周期 (Period) = 高电平 + 低电平时间 │
│ 占空比 (Duty) = 高电平时间 / 周期 × 100% │
│ │
│ 输出波形示例（周期1ms，占空比30%）： │
│ │
│ 高电平 ████████░░░░░░░░░░░░░░░░░░░░ 300μs │
│ 低电平 ░░░░░░░░░░███████████████████ 700μs │
│ ↑ ↑ │
│ 周期开始 周期结束│
│ │
│ 应用： │
│ • LED亮度调节（0~100%无级调光） │
│ • 电机速度控制（直流/步进/伺服） │
│ • 蜂鸣器音调（频率+占空比控制音量） │
│ • 电源管理（DC-DC控制器反馈） │
└─────────────────────────────────────────┘
PWM 的本质：双 Compare 机制
┌─────────────────────────────────────────────────────────┐
│ 双 Compare 架构 │
├─────────────────────────────────────────────────────────┤
│ │
│ Counter: 0 ─────────────────────────────────────→ │
│ ↑ ↑ │
│ │ │ │
│ Compare A Compare B │
│ (Duty 点) (Period 点) │
│ │ │ │
│ ↓ ↓ │
│ 输出翻转 ↑ 输出翻转 ↓ + 重置 │
│ │
│ 波形生成过程： │
│ │
│ 时刻: 0 D P D P │
│ │<─────>|<──────>|<─────>|<──────>| │
│ │ │ │ │ │ │
│ Counter: 0───────D───────P───────D───────P─────── │
│ ↑ ↑ ↑ ↑ ↑ │
│ │ │ │ │ │ │
│ 输出: ┌───────┐ ┌───────┐ ┌─────── │
│ │ │ │ │ │ │
│ ────┘ └───────┘ └───────┘ │
│ ↑ ↑ ↑ ↑ │
│ └高电平─┘ └低电平─┘ │
│ │
│ 关键动作： │
│ • 0 时刻：Counter 启动，输出强制拉高（或拉低，可配置） │
│ • 到达 Compare A (D)：输出翻转 → 变低 │
│ • 到达 Compare B (P)：输出翻转 → 变高 + Counter 清零 │
│ • 循环往复 │
│ │
└─────────────────────────────────────────────────────────┘
- 分离"时间流逝"与"事件触发"
Counter：客观时间的度量（与软件无关）
Compare：主观关注的时刻（软件配置） - 硬件确定性 vs 软件灵活性
硬件保证：Compare 匹配在时钟周期级精度
软件负责：决定 Compare 值和响应动作
9.3 WATCHDOG 喂狗机制
Watchdog 的本质： 它也是一个倒数定时器。但它减到 0 时，不会触发普通中断，而是直接拉低芯片的 RESET 引脚，强制整个系统硬重启！
核心机制
┌─────────────────────────────────────────────────────────┐
│ Watchdog 架构 │
├─────────────────────────────────────────────────────────┤
│ │
│ 独立时钟源（关键！） │
│ ↓ │
│ ┌─────────┐ ┌─────────┐ ┌─────────┐ │
│ │ Counter │ ← │ 预分频 │ ← │ OSC/RTC │ │
│ │ 递减计数 │ │ │ │ 独立晶振 │ │
│ │ N→0 │ └─────────┘ └─────────┘ │
│ └────┬────┘ │
│ │ │
│ ↓ 计数到 0 超时时间=计数器从「初始值」减到「0」的时间 │
│ ┌─────────┐ │
│ │ 超时？ │── 是 ──→ 触发复位/中断 │
│ │ │ │
│ │ 喂狗？ │── 是 ──→ 重载计数器，继续运行 │
│ │ (Reload)│ │
│ └─────────┘ │
│ │
│ 关键特性： │
│ • 独立时钟：主 CPU 死机时仍能计数 │
│ • 不可屏蔽：一旦启动，软件无法禁用（部分设计） │
│ • 窗口机制：喂狗太早或太晚都触发复位（高级设计） │
│ │
└─────────────────────────────────────────────────────────┘
两种工作模式
模式 1：超时复位（Reset Mode）⭐ 核心功能
┌─────────────────────────────────────────┐
│ 流程： │
│ ① 启动看门狗 │
│ ② 程序正常运行 → 定期喂狗 │
│ ③ 程序死机/跑飞 → 无法喂狗 │
│ ④ 计数器归零 → 硬件复位信号触发 │
│ ⑤ 系统重启 → 恢复正常运行 │
└─────────────────────────────────────────┘
✅ 应用场景：
• 无人值守设备（基站、监控）
• 安全关键系统（汽车刹车控制）
• 死机后必须自愈的场景
⚠️ 注意：
• 复位后系统会丢失当前数据（RAM 内容清空）
• 需配合日志记录复位原因（看门狗复位标志位）
模式 2：超时中断（Interrupt Mode）🔔 预警功能
┌─────────────────────────────────────────┐
│ 流程： │
│ ① 计数器归零前 → 先触发中断 │
│ ② 中断服务程序尝试恢复系统 │
│ • 打印错误日志 │
│ • 重启关键任务 │
│ • 上报云端 │
│ ③ 如果恢复失败 → 继续计数 → 触发复位 │
└─────────────────────────────────────────┘
✅ 应用场景：
• 需要保存现场数据的场景
• 尝试软件自愈，避免硬重启
• 调试阶段定位死机原因
💡 现代实现：
• 两级看门狗：第一级中断警告，第二级复位
• Linux 内核：watchdog_ping() 失败后先 panic() 再重启
模式对比表
| 特性 | 超时复位 | 超时中断 |
|---|---|---|
| 触发条件 | 计数器归零 | 计数器归零（或预警告值） |
| 动作 | 硬件复位信号 | 触发 IRQ 中断 |
| 可恢复性 | ❌ 不可恢复（重启） | ✅ 可尝试软件恢复 |
| 用途 | 最终保护 | 预警/调试/日志 |
| 配置位 | WTCON[0] (Reset Enable) | WTCON[1] (Interrupt Enable) |
第十一章 通用异步收发器 UART (Universal Asynchronous Receiver/Transmitter)
并行数据（Parallel） （老技术，逐渐淘汰）
- 多根线同时传多个位
- CPU与内存总线（内部短距离仍用并行）
串行数据（Serial） （现代主流）
- 一根线一位一位传
- USB（通用串行总线）
- SATA（串口硬盘，取代IDE）
- PCIe（串口扩展总线，取代PCI）
- 以太网（网线）
- I2C、SPI、UART、CAN（嵌入式常用）
- HDMI、DisplayPort（视频接口）
它用来传输串行数据：
- 发送数据时，CPU将并行数据写入UART，UART按照一定的格式在一根电 线上串行发出；
- 接收数据时，UART检测另一根电线上的信号，将串行收集放在缓冲区中， CPU即可读取UART获得这些数据。
11.1、 UART 协议物理层：没有“时钟线”的默契
在数字电路中，通常需要一根“时钟线（Clock）”来告诉对方什么时候读数据（比如 I2C 和 SPI）。但 UART 只有两根线：TX（发） 和 RX（收） 。UART 之所以叫“异步（Asynchronous）”，是因为发送方和接收方之间没有共同的时钟线。 为了能对上节拍，双方必须提前约定好“潜规则(波特率)”，这就是所谓的 8N1 标准（最常用）：
- 空闲状态 (Idle)：高电平 (1) 为什么不设为 0？因为高电平代表电路连通。如果线断了，电平掉到 0，接收方能立刻感应到异常
- 起始位 (Start Bit)： 逻辑
0。当 TX 引脚从 1 掉到 0 时，接收方的时钟立刻被唤醒，开始按照预定的波特率倒计时采样。 - 数据位 (Data Bits)： 通常是 8 位（正好一个字节）。
- 校验位 (Parity Bit)： 选配（N 代表 None，即不使用）。用于检查传输是否出错。
- 停止位 (Stop Bit)： 逻辑
1。代表一个字节传输结束。
波特率 (Baud Rate)： 每秒传输的位数。常见的有 115200 或 9600。
### 物理连接（最小系统）
CPU (TX) ────────────────> 设备 (RX)
CPU (RX) <──────────────── 设备 (TX)
CPU (GND) ─────────────── 设备 (GND)
⚠️ 关键：TX 接 RX，RX 接 TX（交叉连接），共地（GND）必须连通。
物理电平：TTL vs RS-232
| 标准 | 逻辑 1 | 逻辑 0 | 用途 |
|---|---|---|---|
| TTL | 3.3V/5V | 0V | 芯片间通信（CPU 到模块） |
| RS232 | -3~-12V | +3~+12V | PC 串口（需要电平转换芯片） |
| USB | 差分信号 | 差分信号 | 现代 PC 主流（需 USB 转串口模块） |
💡 工程经验：开发板通常是 TTL 电平，连接电脑需要 USB 转 TTL 模块（如 CH340/CP2102），直接接 RS232 会烧芯片
11.2 UART 控制器架构
┌─────────────────────────────────────────┐
│ UART 控制器内部结构 │
├─────────────────────────────────────────┤
│ │
│ 发送方向 (TX): │
│ CPU → 发送 FIFO → 发送移位器 → TX 引脚 │
│ │
│ 接收方向 (RX): │
│ RX 引脚 → 接收移位器 → 接收 FIFO → CPU │
│ │
│ 关键组件： │
│ • 波特率发生器：根据系统时钟分频产生采样时钟│
│ • FIFO 缓冲区：缓解 CPU 压力，减少中断次数 │
│ • 控制逻辑：中断/DMA/流控管理 │
└─────────────────────────────────────────┘
### 1.发送流程 (TX)
1. CPU 检查发送 FIFO 是否满
• 满：等待（查询）或 停止写入（中断/DMA）
• 空：继续
2. CPU 写入数据到发送保持寄存器（THR/FIFO）
3. 硬件自动处理：
• 添加起始位、停止位、校验位
• 移位器串行输出到 TX 引脚
4. 发送完成中断（可选）：
• FIFO 空或移位器空时触发，通知 CPU 发下一个
### 2. 接收流程 (RX)
1. 硬件检测 RX 引脚起始位
2. 按波特率采样，串行转并行
3. 存入接收 FIFO
4. 接收中断触发：
• FIFO 数据达到阈值 或 超时
• CPU 读取数据寄存器（RDR/FIFO）
11.3 三种工作模式对比
1. 查询模式 (Polling)
- 原理：CPU 循环检查状态寄存器（
while(!TX_READY)） - 优点：简单，无需中断配置
- 缺点：占用 CPU 100% ，无法处理其他任务
- 适用：早期裸机、极简系统、调试打印（
printf底层）
2. 中断模式 (Interrupt) ⭐ 主流
- 原理：数据准备好后触发中断，CPU 在中断里读写
- 优点：CPU 利用率高，实时性好
- 缺点：大量数据时中断频繁，上下文切换开销大
- 适用：交互式命令、中等数据量、Linux 控制台
3. DMA 模式 (Direct Memory Access)
- 原理：DMA 控制器直接在内存和 UART FIFO 间搬运数据
- 优点：CPU 完全不参与，适合大数据流
- 缺点：配置复杂，延迟略高
- 适用：高速日志、文件传输、GPS 数据流
