Chapter 10 Inductive DC–DC Converters IV
Design of Power Management Integrated Circuits - Bernhard Wicht
电感型DC-DC用电感做功率转换, 因为有开关, 也被称为开关型DC-DC. 电感型DC-DC相比LDO, 效率更高, 但是不那么"干净". 相比于电容型DC-DC (switched capacitor converter), 电感DC-DC理论能实现在任意转换比都效率高, 关键在于pulse-width modulation (PWM). 在轻载下会用pulse-frequency modulation (PFM) 来提高效率. 感谢电感的存在, converter不仅能实现降压, 也能实现升压. 下面介绍Section 13 -Section 15.
10.13 Rectifier Circuits
rectifier将AC交流电压转化为DC直流电压. 最直接的办法时通过diode整流, 如图Figure 10.42(a)所示, 需要大的buffer电容. 当Vac为正时, D1和D4导通. 当Vac为负时, D2和D3导通. 当|Vac| > Vmin+2VF时, 二极管导通. 当Vac=Vpk时, diode停止导通, Vout_max=Vpk-2VF. 所有4个diode需要block Vpk电压. 片上因为寄生三极管效应 (Section 3.3.1) 很难集成高压二极管. Silicon-on-insulator (SOI) 提供集成高压可能性.
10.13.1 The Buffer Capacitor
提供负载电流时, 电容从Vpk-2VF 放电到Vmin. 忽略diode drop. 其放电的能量为
ΔE = Pout*T/2, 可算得buffer电容C为
Example 10.20, AC=230 V/50 Hz, 最小输出电压Vmin=100V, 考虑输出功率Pout=10W和Pout=50mV.
230 V 电网 Vpk = √2 ⋅ 230V = 325V. T = 1/50 Hz = 20ms. Pout=10W
有两种办法可以减小buffer C. 减小Vmin或者减小周期T. Vmin最小可到12.5V.
通过active zero crossing buffer, 如图Fig 10.42(c)所示, Vout上升期间充电, M1关闭, 通过M1的body diode给C充电, 直到Vout达到最大值. 接着Vout跌落, M1保持关闭, body diode block电压. 当Vout达到Vout_min(12.5V), M1开启.
10.13.2 Low-Voltage Rectifier Circuits
对于低压AC, 需要用power transistor替代diode, 如Fig 10.43所示. 功率管的W/L取得较大, 减少threshold和loss.
active diode M1 防止Vout反流到source. M1的gate由比较器控制. 当Vac>Vout, M1 gate为低. M1开启, Vac给C充电. 当Vac<Vout, M1 gate为高, M1 off, block Vout.
电压比较器有多种方式, 例如common gate 结构 Fig 10.43(b)所示. 极低power带active diode如图Fig 10.43(c)所示, 其self-biased均来自二极管P端和N端. 注意M3的body接到N端. 控制电流Ic为二极管电流Id的0.5%. 对于Id较小, M1和M3工作在weak inversion, VF可达到20mV. 在block阶段, Ic为零.
10.14 Multi-phase Converters
multiphase (MP) 多项 DC-DC相比于单项buck 能提高频率和效率. Fig 10.44展示了电压模控制的 MP buck. 主项Vs和Vc产生PWM方波, N个电感和power stage连到Vout, 每路平均电流为Iload/n. 多项buck工作在time-interleaved, 能实现高功率和快瞬态响应. 因此MP广泛应用于计算电源供电.
在更高频率, 一些MP用delay-locked loop来同步各项phase, fsw达到25-70MHz[28]. 电流模(CMC)需要高带宽电流采样[29]. 因此很多MP采用hysteretic迟滞控制[30-34], 和电压模控制[29,35,36]. 然而, 在较低开关频率, 一些设计还是用电流模控制[37] (工作在2.25MHz).
10.14.1 Ripple Cancellation
MP的主要优势是电流纹波cancellation. Fig 10.45展示了不同duty cycle下4项电感电流. 每路phase shift 360∘/n. 4路为 0, 90∘, 180∘, and 270∘
对于单线buck, 电感电流ripple. 当D=0.5, 电流ripple最大. D=0和D=1时ripple=0.
如图Fig 10.45所示, interleaved能极大减小ripple, 相当于单向buck工作在n ⋅ fsw. 输入root-mean-square (RMS)电流同样减小. 因此MP只需更小的input和output buffer电容, 代价是需要多个电感. 更低的RMS电流意味着 buffer cap ESR更低的power loss.
MP电感电流 ripple
MP能减小电流纹波. 在t0-t1时间, Fig 10.45(a)中, IL1(t)电流上升, 其他phase IL2(t) ~ IL4(t)电流下降. (b)中IL2电流下降, 其他phase电流上升.
n为phase数, D为占空比. m=n*D的整数部分. 可得MP的电感电流纹波为
当D<=0.5, m=0, 电感电流纹波
Figure 10.46 plot Eq 10.236, 展示MP能极大减小输出电流纹波. 即便最差情况, MP ripple也比单phase要小. 相位越多, ripple越小. 4 phase Fig 10.45为例, D=0.125, D=0.625, Fig 10.46(b)展示 ripple分别减小到0.58和0.27.
10.14.2 Design Choices
理解了ripple cancellation效应, 和每项phase carry (1/n)负载电流, MP buck有三个设计方向, 结合单相的功率管Rdson, 电感L (包括RL)和输出C (包括Resr).
(1) 高功率密度: 每相Rdson可变大, 保持L不变, RL可变大. 输出电容变小因为ripple cancellation效应.
(2) 效率高: 电感和Rdson不变, conduction loss减小, 再加上ripple cancellation, 因此效率变高
(3) 快瞬态响应: 通过减小电感, 实现high di/dt, 通过ripple cancellation确保输出电流纹波不变.
10.14.3 Enhanced Transient Response
当负载电流发生突变时, 可以把所有phase都打开/关闭, 这样能提高瞬态响应. iLoad增加时, 打开N个相位, 相当于减小电感N倍, 这样输出获得额外charge, 减少Vout droop.
10.14.4 Power Efficiency
loss由conduction loss和switching loss组成 Ploss = Pcond + Psw
conduction loss, 增加phase数目n能减小conduction loss
switching loss, switching loss和流过每个switch的平均电流成正比.
Fig 10.47展示了MP效率和负载关系. 在满载时, 需要打开所有phase实现最大效率. 在轻载时需要减小phase, 才能提高效率. 在轻载时想进入DCM, 需要采用10.9介绍的diode emulation, 即检测ZCD关闭下管.
10.14.5 Phase Shedding
根据负载开启/关闭phase, 最优的设计是根据两条效率曲线叠加图, 此称为phase shedding, 确保在所有负载范围内效率高. 需要在MP输出measure Iload, 可通过sense电阻实现. 为了phase balancing, 各phase的电流需要检测. Phase current可通过DCR-sensing检测, Section 6.6介绍过.
10.14.6 Phase Balancing
MP converter的设计难点在于phase管理, 除了phase shedding, 还需要平衡各相电流, 避免过流和过温. 各phase电流不均的原因在于duty cycle不同, control loop的gain stage和比较器 offset, L和C不同, 三角波产生器 (电压模), 电流ramp采样(电流模)的不同都能产生current mismatch.
假设各phase的等效输出电阻为R, 导致真正的 output voltage Voutr稍低于理想Vout=D⋅ Vin. 对于两项phase, 平均phase电流为
占空比很小的差异会导致各项流过的电流很大不同, 极大增加conduction loss.
Eg 10.21 ΔD = 0.02 for Iload = 2A. 其他参数 Vin = 3.3V, Vout = 1.2V, Voutr = 1.15V, and RDSon = 50mΩ
没有duty cycle mismatch, 每个phase流过Iload/2 = 1A. 因此各项等效输出电阻为
两项占空比为
各项流过的平均电流为
可见ΔD = 0.02, IL1几乎是IL2电流的5倍!
可算得conduction loss.
很多PMIC设计都在解决均流问题. 需要检测phase平均电流, 和cycle-by-cycle高带宽的电流采样不同, 平均电流检测需要的带宽较小. 平均电流检测可用replica sensing. [29] 将上管和下管replica sensing合到一起, 实现了全周期电流采样. [31-33, 37] 采用DCR sensing.
均流的核心在于通过改变sawtooth ramp Vs与补偿EA out Vc的碰撞点, 来修正占空比的mismatch. 可通过改变从项Vs的斜率[36, 39] 或者改变从项phase的Vc实现 [29, 32-34], 如图Figure 10.49所示. 主项的PWM信号由global compensation 电压 Vc和三角波Vs比较产生. 对于从项phase 2,3, 从相电流error (VL1-VL2)和(VL1-VL3)送到运放A2和A3, A2和A3的输出叠加主项 global Vc1产生Vc2和Vc3, 和Vs进行比较, 形成PWM2和PWM3. 负反馈环路force各phase均流. 假设phase电流增加, VL2超过VL1, Vc2减小, 因此PWM2的占空比会减小. phase 电流error和Vc叠加可通过V-I转换器, 在电流domain实现. 如Fig 10.24所示. 除了和主项VL1进行比较, 均流补偿还可以和所有phase的平均电流进行比较, 那么主项的Vc1会变成global Vc和VL-VL1的叠加. [33, 34]
10.14.7 Coupled Inductors
多项可用magnetic coupling, 因为需要至少两个电感. [40] 研究了多项中使用集成电感. inverse (negative) coupling可以提高steady-stae和瞬态指标. [40]中采用coupling 电感, 减小60% ΔIL, 提高了10%的效率.
Reference:
[29] Huang, C. and Mok, P.K.T. (2013) A 100MHz 82.4% efficiency package-bondwire based four-phase fully-integrated buck converter with flying capacitor for area reduction. IEEE Journal of Solid-State Circuits, 48 (12), 2977–2988, doi: 10.1109/JSSC.2013.2286545.
[30] Abu-Qahouq, J., Mao, H., and Batarseh, I. (2004) Multiphase voltage-mode hysteretic controlled DC-DC converter with novel current sharing. IEEE Transactions on Power Electronics, 19 (6), 1397–1407, doi: 10.1109/TPEL.2004.836639.
[31] Hazucha, P., Schrom, G., Hahn, J., Bloechel, B., Hack, P., Dermer, G., Narendra, S., Gardner, D., Karnik, T., De, V., and Borkar, S. (2005) A 233-MHz 80%-87% efficient four-phase DC-DC converter utilizing air-core inductors on package. IEEE Journal of Solid-State Circuits, 40 (4), 838–845, doi: 10.1109/JSSC.2004.842837.
[32] Song, M.K., Sankman, J., Lee, J., and Ma, D. (2016) A 200-MHz 4-phase fully integrated voltage regulator with local ground sensing dual loop ZDS hysteretic control using 6.5nH package bondwire inductors on 65nm bulk CMOS, in 2016 21st Asia and South Pacific Design Automation Conference (ASP-DAC), pp. 9–10, doi: 10.1109/ASPDAC.2016.7427976.
[33] Lee, B., Song, M.K., Maity, A., and Ma, D.B. (2017) 10.7 A 25MHz 4-phase SAW hysteretic DC-DC converter with 1-cycle APC achieving 190 ns tsettle to 4A load transient and above 80% efficiency in 96.7% of the power range, in 2017 IEEE International
[34] Lee, B., Song, M.K., and Ma, D.B. (2017) On-chip inductor DCR self-calibration technique for high frequency integrated multiphase switching converters, in 2017 IEEE Applied Power Electronics Conference and Exposition (APEC), pp. 2449–2452, doi: 10.1109/APEC.2017.7931042.
[35] Burton, E.A., Schrom, G., Paillet, F., Douglas, J., Lambert, W.J., Radhakrishnan, K., and Hill, M.J. (2014) FIVR - Fully integrated voltage regulators on 4th generation Intel(R) Core(TM) SoCs, in 2014 IEEE Applied Power Electronics Conference and Exposition - APEC 2014, pp. 432–439, doi: 10.1109/APEC.2014.6803344.
[36] Su, Y.P., Chen, W.C., Huang, Y.P., Lee, Y.H., Chen, K.H., and Luo, H.Y. (2014) Pseudo-ramp current balance (PRCB) technique with offset cancellation control (OCC) in dual-phase DC-DC buck converter. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 22 (10), 2192–2205, doi: 10.1109/TVLSI.2013.2283606.
[37] Roh, Y.S., Moon, Y.J., Park, J., Jeong, M.G., and Yoo, C. (2015) A multiphase synchronous buck converter with a fully integrated current balancing scheme. IEEE Transactions on Power Electronics, 30 (9), 5159–5169, doi: 10.1109/TPEL.2014.2368130.
[38] Yang, X., Zong, S., and Fan, G. (2017) Analysis and validation of the output current ripple in interleaved buck converter, in IECON 2017 - 43rd Annual Conference of the IEEE Industrial Electronics Society, pp. 846–851, doi: 10.1109/IECON.2017.8216146.
[39] Huang, Y.P., Su, Y.P., Lee, Y.H., Chu, K.Y., Shih, C.J., Chen, K.H., Du, M.J., and Cheng, S.H. (2011) Single controller current balance (SCCB) technique for voltage-mode multiphase buck converter, in 2011 IEEE International Symposium of Circuits and Systems (ISCAS), pp. 761–764, doi: 10.1109/ISCAS.2011.5937677
[40] Wong, P.L., Xu, P., Yang, P., and Lee, F. (2001) Performance improvements of interleaving VRMs with coupling inductors. IEEE Transactions on Power Electronics, 16 (4), 499–507, doi:10.1109/63.931059.
10.15 Single-Inductor Multiple-Output Converters (SIMO)
single-inductor multiple-output (SIMO) 单电感多输出 converter只需要一个电感, cost和size很友好, 适合System-on-Chip
10.15.1 Introduction
SIMO采用time-multiplexing 时间分割技术, buck和boost如图Fig. 10.50(a), (b) 所示. 可工作在CCM和DCM, 如图(c), (d)所示. 考虑(c)中的CCM, S1开启, 电感电流以ΔIL/Δt = Vin/L slope上升. IL达到peak值, S1关闭, S21把电感接到Vout1, 电感电流以ΔIL/Δt = (Vout1 − Vin)/L slope下降. 在T/2时刻, S21关闭, S1开启, 给电感重新补能, iL达到Vout2 loop所需的peak电流值, S1关闭, S22开启, 电感给Vout2补能. 在稳态下, 电感电流在begin和end值一样. Vout1和Vout2值可以不相同.
10.15.2 Cross-Regulation
cross regulation意思是一路输出的iload的变化改变了另外一路输出的Vout. 假设在一个switching period 结束 (t=T)时, Vout1的电流增加. Vout1下降, 补偿 EA电压Vc1也增加, 补偿环路较慢, 经过几个周期Vc1升高, 电感peak电流变高. 当S21开启时, 电感电流斜率ΔIL/Δt = (Vout1 − Vin)/L不变, 因此电感valley值也变高. 这是Vout1的iLoad1电流变大的正常表现. 电感电流谷值变大, 导致Vout2的初始电流变大, 但是Vout2的peak电感电流值和上升/下降斜率没有改变, 因此iL2的电感平均电流会减小. 这会导致Vout2电感电流初始和结束时值不一样, 违背了volt-second balance, 因此Vout2发生了cross-regulation (即iLoad1变化改变了Vout2).
对于DCM, 在每个sub-period, 电感电流回到0A, DCM不会出现cross regulation. 如图Fig 10.50(d)所示, iLoad1增加, 只会减少iL为0A的时间, 但是在Vout2周期, iL还是从0A开始. 为什么所有的SIMO不工作在DCM下呢? DCM的缺点是更大的Vout ripple. converter需要更大的电流纹波和peak电感电流来保证DCM. 可通过增加Cout来改善纹波, 但是dynamic reponse更慢. 因此DCM下输出功率有限.
可用 pseudo-continuous conduction mode (PCCM) 伪CCM来改善, 结合了CCM(大功率)和DCM(no cross-regulation), 如图Fig 10.50(e)所示. DCM中 0A换成了constant IDC. 电感电流最低值被抬高到Idc. 动态响应和DCM类似, 因此Idc只是DC量. 为了维持电感DC电流值, 添加SF管和电感并联. 当电感电流达到Idc, SF开启. 这是PCCM的主要缺点, 即浪费电流/功率.
10.15.3 Single Energizing Cycle per Switching Period
上面SIMO采用time-multiplexing技术, 即一个Ts周期有多次充能阶段, 一个output就需要一个充能阶段. 另外, 用一次充能给所有Vout供电也是可行的. Figure 10.51a)展示了控制4 Vout [45]. 这种控制方式适用于ordered power-distributed control [44]. Vout1,2,3采用迟滞控制, Vout4采用了电流模控制, Vfb和Vref经过EA Type II补偿产生Vc, 和电感电流Vsense进行比较, Vout4补偿了Vout1~Vout3产生的error.
CLK上升沿来临, S1开启, 电感电流增加, 直到电感电流Vsense达到Vfb4补偿产生的Vc, S1被reset到L. S21被set到H, 直到迟滞控制的Vfb1达到Vref, S21被reset到L. 从而S22被set到H, 同理传递到S23和S24. 直到CLK rise来临, 把S24关闭.
假设iLoad3增加, Vout1和Vout2不会受影响, 但是Vout3需要更长的时间才能达到target. 因此S24可能不会开启, PH4打拍被跳过了, 因此Vout4会下降. 这就是 cross-regulation. Error Amplifier会让Vc增加, 导致电感电流增加. Iout3就能让Vout3在一定时间能达到target. 这样在Ts周期内就有能量能传到Vout4. 同理, Iout3下降, S24会开启更多的时间, 导致Vout上升, Vc下降, 反馈从而控制S24的开启时间. [44] 提出在ordered power-distributed control中, 每个控制周期内仅对部分输出端进行补能. 在一个周期内 电感一次充能, 给Vout1~Vout4补能. 相对上节介绍的time-multiplexing技术, 频率更高, 因此Vout droop和ripple更小.
Lee 等在[46] 提出了Energy-Conservation Mode (ECM)结构, 如图 Fig. 10.52a). 每个输出Vout都由电流模控制. EA补偿的Vc1和Vc2, 经过V-I转换成电流信息, 和共模电感peak电流值进行比较. 因此控制平均峰值电流. 因此ECM的平均电感电流比PCCM低, 是cross-regulation 和energy efficiency 之间更好的折中.
