2、多片FPGA用JTAG配置实现
JTAG（Joint Test Action Group）是一种用于测试和调试集成电路的标准接口，也可以用于配置和编程FPGA芯片。
图二 Xilinx FPGA芯片
JTAG菊花链是一种常用的FPGA设计技术，它使用JTAG接口将多个FPGA芯片连接在一起，形成一个串行菊花链的结构，这样的话单个JTAG仿真器就可以对多片JTAG逻辑器件进行控制。
图三 经典JTAG菊花链FPGA连接
在使用JTAG菊花链时，需要将多个FPGA芯片串联在一起，形成一个链式结构。在菊花链中，第一个FPGA芯片连接到主机（例如PC或嵌入式系统），并且通过JTAG接口向后传递数据和控制信号。其他芯片连接到前面一个芯片的JTAG接口，并且依次串联在一起。
要实现JTAG菊花链，需要在每个FPGA芯片中配置JTAG控制器。 JTAG控制器是一个硬件模块，它可以将JTAG信号转换为内部的数据和控制信号，并将其传递给其他模块。在菊花链中，每个FPGA芯片都有一个JTAG控制器，用于将信号传递到下一个芯片。
在Xilinx芯片中，FPGA级联通常使用FPGA的配置接口完成。
下面是一些基本步骤：
1、将多个FPGA芯片按照菊花链的结构进行连接。这通常需要在每个FPGA芯片上设置特定的引脚，以确保正确的电气连接。
2、在级联菊花链中的每个FPGA芯片上，将配置JTAG端口连接到下一个级联单元的JTAG端口。确保连接正确无误。将最后一个FPGA芯片的配置JTAG端口连接到JTAG编程器或开发板上的JTAG端口。
3、在JTAG编程器或开发板上打开FPGA设计工具，选择级联菊花链中的第一个FPGA芯片作为主控FPGA，并将其FPGA设计文件编译成比特流文件。
4、将编译生成的比特流文件加载到主控FPGA芯片中。该芯片将根据其配置JTAG端口连接到下一个FPGA芯片，依此类推，将比特流文件传递到整个级联菊花链中的所有FPGA芯片。
5、检查级联菊花链中的每个FPGA芯片是否已正确加载比特流文件，并可以正常工作。
FPGA级联菊花链可以用于构建大型、高性能的FPGA系统，以满足需要大量逻辑资源和高速通信的应用程序需求。它也可以被用于构建多处理器系统，其中每个处理器都由一个FPGA芯片实现，并通过FPGA级联实现通信和协同工作。
3**、Verilog主控FPGA代码**
以下是一个简单的 Verilog 代码示例和 连接图，用于实现一个具有两个输入和一个输出的简单菊花链，其中第一个FPGA芯片作为主控芯片，控制整个菊花链：
图四 JTAG菊花链
图五 Verilog代码示例
既有适合小白学习的零基础资料，也有适合3年以上经验的小伙伴深入学习提升的进阶课程，涵盖了95%以上物联网嵌入式知识点，真正体系化！
由于文件比较多，这里只是将部分目录截图出来，全套包含大厂面经、学习笔记、源码讲义、实战项目、大纲路线、电子书籍、讲解视频，并且后续会持续更新
