一、CPU缓存结构
现代CPU为了提升执行效率，减少CPU与内存的交互(交互影响CPU效率)，一般在CPU上集 成了多级缓存架构，常见的为三级缓存结构
- L1 Cache，分为数据缓存和指令缓存，逻辑核独占
- L2 Cache，物理核独占，逻辑核共享
- L3 Cache，所有物理核共享
- 寄存器为每个CPU独享的
- 跨CPU不能访问CPU缓存。
- 多核cpu，L1和L2位于cpu的同一核内，L3多核共享。每个内核只有一个L1，L2。
- 缓存是由最小的存储区块-缓存行(cacheline)组成，缓存行大小通常为64byte。
缓存行是什么意思呢？
比如你的L1缓存大小是512kb,而cacheline = 64byte,那么就是L1里有512 * 1024/64个 cacheline
CPU读取存储器数据过程
- CPU要取寄存器X的值，只需要一步：直接读取。
- CPU要取L1 cache的某个值，需要1-3步（或者更多）：把cache行锁住，把某个数据拿来，解
- 锁，如果没锁住就慢了。
- CPU要取L2 cache的某个值，先要到L1 cache里取，L1当中不存在，在L2里，L2开始加锁，加锁以后，把L2里的数据复制到L1，再执行读L1的过程，上面的3步，再解锁。CPU取L3 cache的也是一样，只不过先由L3复制到L2，从L2复制到L1，从L1到CPU。
- CPU取内存则最复杂：通知内存控制器占用总线带宽，通知内存加锁，发起内存读请求，等待 回应，回应数据保存到L3（如果没有就到L2），再从L3/2到L1，再从L1到CPU，之后解除总线锁 定。
