时序图中Tsu、Th、Tod、Tpd的具体含义
- tsu：setup time
- 定义输入数据讯号在
clock edge多久前就需稳定提供的最大需求；
- 以上升沿触发
positive edge trigger的D flip-flop来举例：就是D要比CLK上升沿触发提前tsu时间以前就要准备好，此flip-flop就能于某特定之频率下正常工作。
- th：hold time
- 定义输入数据讯号在
clock edge后多久内仍需稳定提供的最大需求；
- 以上升沿触发
positive edge trigger的D flip-flop来举例：就是D要在CLK上升沿触发后th时间内仍要提供稳定之数据，此flip-flop就能于某特定之频率下正常工作。
- tod：output delay
- 定义由
clock latch/trigger到输出数据有效之最大延迟时间；
- 以上升沿触发
positive edge trigger的D flip-flop来举例：就是Q要在CLK上升沿触发后至多tod时间就会稳定输出。
- tpd：propagation delay
- 定义由输入脚到输出脚最大延迟时间，一般定义予
combination logic circuit较适合。
