Verilog一段式状态机遇到的问题

在写一段式状态机的时候，状态转换逻辑和寄存器输出逻辑最好分开在写在两个if语句块中，不要一气else if下来，这样很容易造成错误。