AXI：Advanced eXtensible Interface
AXI包括五个独立的通道：AW（写地址）、AR（读地址）、W（写数据）、R（读数据）、B（写响应）
读地址信号都是以AR开头（A： address； R： read）
写地址信号都是以AW开头（A： address； W： write）
读数据信号都是以R开头（R： read）
写数据信号都是以W开头（W： write）
应答信号都是以B开头（B： back（answer back））
| 通道 | 通道功能 | 数据流向 |
|---|---|---|
| AR | 读地址通道 | 主 → 从 |
| R | 读数据通道（包括数据通道和读响应通道） | 从 → 主 |
| AW | 写地址通道 | 主 → 从 |
| W | 写数据通道（包括数据通道和每8bit一个byte的写数据有效信号） | 主 → 从 |
| B | 写响应通道 | 从 → 主 |
面向存储的设计；面向突发的设计；
AXI Interconnect可以将其简单地认为是一个带仲裁功能的多路选择器(MUX)。在配置从设备的地址时(Address)时，注意设备地址不能重叠，且地址分配时需要整块分配，而不是简单地跟在上个设备分配的地址之后继续分配。
读数据：
读数据波形解读：
- valid和ready同时为高电平时，数据才有效，其中valid由master发出（告诉slave，master现在传输有效），ready由slave发出（告诉master，slave做好传输准备）；
- 当地址addr地址读取后，开始读数据，最后一个数据跟随last信号RLAST；
写数据：
读数据波形解读：
- valid和ready同时为高电平时，数据才有效，其中valid由master发出，ready由slave发出；
- 当地址addr地址写完后，开始写数据，最后一个数据跟随last信号RLAST；
- 写完数据，slave发送一个响应信号（当设备接收完所有数据之后他将一个写响应发送回主机来表明写事务完成）；
