Verilog中计数器上限的设置

使用Verilog时经常用一个always语句块描述一个计数器，此时要注意计数器的上限应该设置为MAX-1。

这是因为在硬件电路中，计数器的值是在一个时钟结束后更新的，而在这个时钟周期内，硬件电路要完成判断是否到达计数器上限的操作。也就相当于在硬件电路中，循环语句总是先判断是否结束循环，再对计数器进行+1操作。

在软件设计中，判断是否到达计数器上限，和对计数器进行+1操作，两者的顺序谁先谁后都可以，但是在硬件电路中要注意。