Nanotechnology Review

Nanotechnology PPT Review

Author: Bob Jiang

First Part

Topic 1-2: Silicon Wafer Manufactur 硅片制造

Part I: overall

1. Why silicon for integrated circuits?

- Cheap and abundant 便宜而丰富
- Has a suitable bandgap 具有适合的带隙
- Room temperature device operation 室温下设备运行
- Conductivity controlled by doping 电导率由掺杂控制
- $SiO_2$ is a strong and stable dielectric insulator $SiO_2$ 是一种强而稳定的介电绝缘体

2. Crystallinit of silicon 硅的结晶度

Wafers are produced by one of two processes: Czochralski (CZ) growth or Float zone growth.

3. Silicon and GaAs(砷化镓) wafers

Starting material	$\frac{Si}{SiO_2}$	$\frac{GaAs}{Ga, As}$
$<======$	Distillation and reduction [1]	Synthesis[2]
Polycrystalline semiconductor[3]
$<======$	Crystal growth[4]	Crystal growth
Single crystal[5]
$<======$	Grind, saw polish[6]	Grind, saw polish
Wafer[7]

在制备硅晶圆的过程中，首先需要制备出多晶硅作为起始材料。这个过程称为"Distillation and reduction"，通常使用高温下的化学反应来将硅源物（通常是硅石）转化成多晶硅.

[1] 在制备硅晶圆的过程中，首先需要制备出多晶硅作为起始材料。通常使用高温下的化学反应来将硅源物（通常是硅石）转化成多晶硅.

[2] 在制备砷化镓晶圆的过程中，需要制备多晶砷化镓作为起始材料。这个过程称为"Synthesis"，通常使用高温下的气相反应或溶液反应来制备多晶砷化镓。

[3] 晶圆在生长过程中处于多晶状态，晶粒还没有完全结晶形成单晶.

[4] 晶圆的单晶生长过程.

[5] 晶圆处于单晶状态，已经完全结晶.

[6] 晶圆生长后，需要将其切割成薄片，然后进行研磨和抛光处理，以便在制造芯片之前，得到平滑的晶圆表面.

[7] 最终的晶圆制备完成，可以用于制造集成电路芯片等各种半导体器件.

4. MGS & EGS 硅的纯化

1. 将自然氧化硅转化为冶金级硅.

• 分离Si和$SiO_2$

2. 将冶金级硅到电子级硅.

• 这是指将细碎的冶金级硅（MG-Si）与气态氯化氢反应，生成气态三氯化硅（SiHCl3）和氢气（H2）的化学反应。
  $Si + 3HCl \rightleftharpoons SiHCl_3 + H_2$
  $Si + 4HCl \rightleftharpoons SiHCl_4 + 2H_2$
• 将$SiHCl_3$分离：通过蒸馏气态三氯化硅（SiHCl3），可以去除其中的杂质。在这个过程中，气态三氯化硅会被加热至其沸点，然后凝结成为液态。因为不同物质的沸点不同，这个过程可以将三氯化硅中的杂质与硅分离开来。最终可以得到相对纯净的硅材料，用于电子工业等领域的生产。
• CVD of polycrystalline: 提取出Polycrystalline Silicon.
  $SiHCl_3(gas) + 3H_2(gas) \rightleftharpoons Si(solid) + 3HCl(gas)$

3. Electronic Grade Silicon to Wafers(见PartII & PartIII)

5. Post-growth Wafer Preparation

1. Removing of Seed ends: 使用机械锯切掉晶棒两端的部分，这些部分通常存在很多缺陷和杂质，无法用于芯片加工。但它们通常足够纯净，可以进行再生长或作为MGS出售。

2. Surfacing Grinding:指对晶锭表面进行研磨，以确定其直径，进而确定硅片的直径。晶棒的生长过程无法保持足够的准确度或圆度，因此它们通常会略微超尺寸生长，以便在研磨过程中确定直径。

3. Flat Grinding: 指沿着晶锭长度切割平坦的边缘。其中最大的边缘称为主平面（或主要平面），通过X射线方法预定晶体的方向。主平面用于自动处理设备中的机械定位器，并将器件定向相对于晶体。次级平面用于确定方向和导电类型。在{111} n型和{111} p型晶片中，主平面呈三角形；在{100} n型和{100} p型晶片中，主平面呈正方形或长方形。

4. Wet_etch湿法刻蚀

• 主要目的： 调整表面粗糙度
• 主要试剂：$HNO_3, CH_3COOH$

Part II: Czochralski (CZ) growth

CZ生长是一种常用的半导体单晶生长技术，它可以生长出高纯度、高品质的单晶材料。

在CZ生长过程中，熔体会在晶体种子的表面形成一个固定的结晶界面。随着晶体种子的旋转和拉升，晶体材料也会随之生长。同时，可以通过控制熔体的温度和化学成分来实现材料的掺杂，从而生长出特定性质的半导体材料。

Czochralski (CZ) Process

1. Pulling

The charge contains pieces of melted poly-Si. A “seed” crystal of appropriate crystal orientation is dipped in the melt and slowly withdrawn Atoms will grow on the cooler pulled material.

Initially withdrawn rapidly (12-25cm/hour)→ narrow neck forms, free from macroscopic defects.

Pull rate is then reduced to 5-10 cm/hour → diameter increases to produce body of the “boule”. Boules currently up to 300mm (12”) in diameter.

2.Doping

1. Assumptions:

• 杂质在熔体中是均匀分布的。
• 杂质在凝固的晶体中不会扩散。
• 固液界面处的杂质浓度与熔体中的浓度相同。

2. $k_0 = \frac{C_{sd}(t)}{C_{md}(t)}<1.0$

• k0 = 平衡偏析系数
• $C_{sd}(t)$ = 固相掺杂浓度的平衡浓度 (equilibrium concentration of dopant in solid)
• $C_{md}(t)$ = 熔体中掺杂物的平衡浓度 (equilibrium concentration of dopant in the melt)
• $k_0$值小于1说明杂质更喜欢留在熔体中，而不是扩散到晶体中。理论上平衡偏析系数k0越接近于1，掺杂物在固体和液体之间的分配就会越均匀。
• 在多晶硅的生长过程中，掺杂物在熔体和固体之间会发生偏析，即掺杂物在熔体和固体之间的分配比例不同，这会导致固体中掺杂物的浓度分布不均。如果平衡偏析系数k0大于1，那么掺杂物更倾向于停留在熔体中，而不是被扩散到固体中，导致固体中的掺杂物浓度低于熔体中的浓度，从而使得掺杂不均匀。

(不同掺杂剂的K值)

3. 如何进行掺杂以保持固体中的均匀分布？

• Challenge: How should doping proceed in order to maintain a uniform distribution in the solid?

• Method: Determine $C_{sd}(t)$, the doping concentration in the solid over time.

• Solution: We want $C_{sd}(t)$ as a function of things that are measureable. These are the weight of the melt and the weight of the solid.

• Define:

  • $W_{m0}$ = Initial weight of the melt in grams. 初始熔融体质量
  • $W_{md}(t)$ = Weight of dopant in the melt over time. 随时间变化的熔融体中杂质的质量
  • $W_s(t)$ = Weight of the solid crystal over time. 随时间变化的固态晶体的质量
  • $C_{m0}$ = Initial doping concentration of the melt. (weight of the dopant per gram of melt). 初始熔体中的掺杂浓度
  • $C_{sd}(t)$ = Dopant concentration in the solid over time. 随时间变化的固态中的杂质浓度
  • $C_{md}(t)$ = Dopant concentration in the melt over time 随时间变化的熔体中的杂质浓度

• Claculations:
  Given:

  $$k_0 = \frac{C_{sd}(t)}{C_{md}(t)} (1)$$

  Since the dopant moves from the melt to the solid, then:

  $$− dW_{md} (t) = C_{sd}(t)dW_s(t) (2)$$

  because $W_{md}(t)$ decreases as $W_s(t)$ increases,so we may know that:

  $$C_{sd}(t) = \frac{-dW_{md} (t)}{dW_s(t)} (3)$$

  Because $C_{md}(t)$ is given by the weight of the dopant in the melt divided by the weight remaining in the melt, we may know that:

  $$C_{md}(t) = \frac{W_{md} (t)}{W_{m0}-W_s(t)} (4)$$

  According to (1), (3), (4), we may know that:

  $$k_0 = \frac{-dW_{md} (t)}{dW_s(t)}\cdot\frac{W_{m0}-W_s(t)}{W_{md} (t)} (5)$$

  Thus,

  $$\frac{dW_{md} (t)}{W_{md} (t)} = -k_0 \cdot \frac{dW_s(t)}{W_{m0}-W_s(t)} (6)$$

  By integrating,

  $$\int_{W_{md(0)}}^{W_{md}} \frac{dW_{md}(t)}{W_{md} (t)} dt = -k_0\int_{W_{0}}^{W_s} \frac{dW_s(t)}{W_{m0}- W_s(t)} dt (7)$$

  Where $W_{md}(0) = C_{m0}W_{m0}$ and $m(t) = W_{m0} - W_s(t), d_m = -dW_s$.
  After calculation, we may have the Doping Equation:

  $$\frac{C_{sd}(t)}{C_0} = k_0 \cdot (1-\frac{W_s(t)}{W_{m0}})^{k_0-1}$$

• Diagram:
  We may attain the daigram:

  

• Conclusion:
  We see relatively uniform doping for $k_0$ ~ 1 (e.g. for B, $k_0$ = 0.8). For lower $k_0$, additional effects occur due to the solid-liquid boundary layer.（当k0约为1时（例如B，k0 = 0.8），我们可以看到相对均匀的掺杂浓度分布。但当k0较低时，由于固液界面层的附加效应，会发生额外的影响，导致掺杂浓度的分布不均匀）

Part III: Float zone growth(FZ)

Float zone growth是一种用于生长高纯度半导体材料的技术，它使用高温电磁感应加热方法将单晶材料逐步熔化并拉伸，从而获得高品质、无缺陷的晶体。

在float zone growth过程中，一根高纯度的单晶材料（通常为硅）被插入到石英玻璃管中，管内真空或者惰性气体气氛下被加热到高温。然后，通过在材料的一端加入电流，可以产生高强度的电磁场，使材料熔化并形成一个液面。在液面和固相之间存在一个熔固界面，这个界面随着材料被拉伸而逐渐向下移动，从而实现晶体的生长。

由于float zone growth生长过程中使用的是高纯度材料，而且没有外部固体源的污染，所以可以得到高品质、高纯度的晶体材料。

1.Features

• FZ doesn't use a crucible(坩锅)
• FZ yields(产生) very high purity Si wafers (need power devices)

2. Process and device

• Chamber is a vacuum or full of Argon gas.：室内是真空或充满氩气。
• Rod is poly-crystalline Si.：棒状物是多晶硅。
• RF coil induces high current in rod & Si melts.：射频线圈在多晶硅棒和熔融硅块中诱导高电流。
• Float zone is 2 inches wide.：浮区宽度为2英寸。
• FZ starts where seed crystal rotates. The seed pulls away from rod.：浮区始于种晶旋转的位置，种晶逐渐离开多晶硅棒。
• Seed crystal determines crystal orientation of the boule.：种晶决定晶锭的晶向。

3.Tips

• Remember: impurities prefer the melt, not the solid. So, the impurities migrate with the melt to the end of the boule. 杂质更喜欢熔融体，而不是固体晶体。因此，杂质随着熔融体移动到晶锭的末端。
• Higher purity attains with several passes, therefore this is an expensive process. 通过多次通过，可以达到更高的纯度，因此这是一种昂贵的过程。
• Nevertheless, uniform doping concentrations is difficult to achieve. 实现均匀的掺杂浓度是困难的。

4.Equations

Where L is float zone length; $C_0$ is initial concentration; $C_s$ is the concentration in the solid.
According to the equation, the diagram should be:

(Vertical Axis: Impurity dopant concentration; Horizontal Axis: Solidfied Zone lengths)

5. Conclusion

Multiple passes lowers the dopant concentration:

• several orders of magnitude
• so wafers are much purer than CZ wafers

Topic 1-3: Oxides and Oxide Insulation 氧化物和氧化物绝缘

在集成电路制造中使用许多种薄膜。晶体管和场氧化物是通过热氧化过程生长的，因为只有这种过程可以提供最高质量和最低的界面陷阱密度。

MOSFET:金属氧化物半导体场效应晶体管

1. Silicon dioxide ($SiO_2$) properties

• Excellent passivator of $S_i$ surface
• Adherent(附着力强)
• Stable and reproducible interface with $S_i$ (稳定可重复)
• Chemically insert(化学稳定)
• Stable bulk properties
• Good diffusion barrier and mask against donats (良好的扩散屏障和掩膜)
• Excellent insulator (优秀的绝缘材料)
• High breakdown field (高击穿场强)
• Easily selectively etched using lithography & appropriate acids (易于选择性刻蚀)

$SiO_2$ 的使用情景：

1. Diffusion Barrier 扩散障壁：相比于硅，硅氧化物（SiO2）具有较低的硼和磷扩散速率。因此，SiO2可以用作扩散层的掩蔽层，起到限制杂质扩散的作用。
2. Pad Oxide 垫氧化物：硅氮化物（Si3N4）膜通常被用于晶体管的制造，但是由于硅氮化物的张力，可能会导致晶体管中的硅出现缺陷。因此，将硅氮化物和SiO2结合使用，SiO2可以缓解硅氮化物的张力，避免了应力诱导的硅缺陷。

$SiO_2$ 的结构： 氧化物:

• 提供天然保温层
• 提供自然钝化层

左图：2-D representation of a quartz crystal lattice.
→ made up of rings with 6 silicon atoms.
右图：2-D representation of amorphous structure of $SiO_2$ (thermally grown oxide is amorphous).
→ also made up of rings with 6 silicon atoms.
→ more open structure.
→ lower density.
→ easier for impurities (e.g Na) to enter & diffuse(扩散).

2. Kinetics of Thermal Oxidation 热氧化动力学

Question: Can we determine the total oxide thickness after an oxidising time, $t$?

热氧化动力学是指在高温条件下，氧气与材料表面反应生成氧化物的过程。在热氧化过程中，氧气会在材料表面和氧化物层之间形成一个氧化速率控制的反应区域。

热氧化的过程受多种因素的影响，包括温度、气氛、氧气压力、材料的化学成分和晶体结构等。在一定的温度下，氧化反应速率随氧分压的增加而增加，但是当氧分压达到一定程度后，速率不再增加。同时，氧化反应的速率也随着温度的升高而增加。

两个部分：

• Reaction limited regime
  • for thin oxide growth
  • limited by the chemical reaction itself (plenty reactants)
  • linear growth rate
• Diffusion limited regime
  • for thick oxide growth
  • limited by time for reactants to diffuse through oxide to $SiO_2/Si$ interface.
  • parabolic growth rate(抛物线型的)

3. Deal Grove Model

Deal Grove模型是描述硅热氧化过程的基本模型。在该模型中，氧化剂（氧气或水）会与硅表面发生反应，生成氧化物层。该模型假设氧化物层的生长速率与表面上的氧分压成正比，而与硅表面上的氧化剂浓度无关。

参数：

• $C_0$ = surface concentration (molecules/cm3) of oxidising molecules (oxygen or water): 氧化剂浓度，单位为分子数（molecules）每立方厘米（cm3）。
  At 1000°C, 1 atmosphere, $C_s$ for dry oxygen: $C_0 = 5.2 \cdot 10^{16} molecules/cm^3$, for water vapour: $C_0 = 3 \cdot 10^{19}molecules/cm^3$.
• $C_s = SiO_2/Si$ interface concentration of oxidising molecules $(molecules/cm^3)$: 氧化剂（如氧分子或水分子）与硅表面反应后在氧化物（SiO2）和硅（Si）之间形成的氧化物层（SiO2）与硅（Si）的交界处处的氧化剂浓度。（见左图$C_0, C_s$位置）

氧化分子通过已经存在的分子扩散。这个过程被称为“Flux(通量)”, F, 即随着时间$t$在$x$上分子数的变化量。(见右图)

根据Fick's Law(whcih governs diffusion)

where:

• N= Number of molecules(分子数)
• dN/dt = rate of diffusion, “Flux”(扩散速率，“通量”)
• D = Diffusion coefficient, $m^2/s$(扩散系数)
• C = Concentration – Number per linear meter(浓度-每米线性数)
• K = surface reaction constant
• $\tau$ = a time coordinate shift to account for initial oxide layer $d_0$

根据右图，我们可知$F_1 = F_2 = F$, 由(1),(2)可知：

设$C_1$为形成单位平方面积$SiO_2$所需分子的浓度,则我们可知number of molecules per linear meter：

Combining with Fick's law, according to(4),

从而得到厚度随时间变化, change in the thickness over time:

由于浓度是各向同性的，所以比值永远保持不变。则，通过对x的积分可得到厚度。 我们假设从$d_0$开始, the initial thickness to the final x thickness, x, and over time from 0 to $t$:

经变换，得到：

根据(9)可知，

1. As $t \to 0$, 根据泰勒展开，在生长初期，表面反应是速率限制因素; growth rate is linear with time.
   $$x \approx \frac{C_0K}{C_1}(t+\tau)(9)$$
2. As $t \to \infin$,he oxide gets thicker, oxidant must diffuse through the oxide layer; the reaction becomes diffusion limited.氧化层变厚，氧化剂必须通过氧化层扩散;反应变得扩散受限。Growth rate is parabolic.
   $$x \approx \sqrt{\frac{2DC_0}{C_1}(t+\tau)}(10)$$

从而解释了：

Problems:

Experiments show that for dry oxidation, very thin oxides grow much faster than the Deal-Grove model predicts.

Reasons:

1. the random orientation of the crystal grains makes it difficult to choose a value for the linear rate constant.晶粒的随机取向使得很难选择线速率常数的值。
2. oxidant molecules diffuse rapidly along grain boundaries, so that poly-silicon oxidizes more rapidly than single-crystal silicon.氧化剂分子沿着晶界快速扩散，因此多晶硅比单晶硅更快地氧化。
3. silicon oxidizes faster, if it is heavily doped.如果硅受到重掺杂，则它的氧化速度会更快。

4. Growth of thermal oxide

制备SiO2的两种常见方法是：干氧化和湿氧化。

干氧化反应式为：$S_i + O_2 \rightarrow SiO_2$, 这种方法是通过将硅表面与氧气接触，在高温下进行氧化反应来制备SiO2薄膜。

湿氧化反应式为：$S_i + 2H_2O \rightarrow SiO_2 + 2H_2$, 这种方法是通过将硅表面浸泡在酸性或碱性电解液中，加上电场进行氧化反应来制备SiO2薄膜。

5. Oxidation effect on dopants

Dopant impurities near the silicon surface may be redistributed during thermal oxidation. (在热氧化过程中，靠近硅表面的杂质掺杂物可能会重新分布)

Doping through SiO2: Similar to case of diffusion at the crystal-melt boundary in Czochralski growth, a dopant may prefer to be in the Si or the $SiO_2$ depending on the segregation coefficient k.(杂质可能倾向于存在于Si或SiO2中，这取决于分离系数k)

Dopant profile(掺杂分布) depends on

1. Segregation coefficient, $k$;(分离系数)
2. Rate of dopant diffusion through $SiO_2$;(掺杂物在$SiO_2$中扩散的速率)
3. Rate at which oxide extends into silicon during oxidation.(氧化过程中氧化物在硅中扩展的速率)

6. The $SiO_2/Si$ interface: charge traps

• 电荷缺陷主要是由于化学成分、断裂键、位移原子、污染或掺杂引起的
  • broken bonds
  • misplaced atoms
  • contamination
  • dopants
• Si-SiO2界面上的陷阱会影响载流子迁移率，而SiO2内的陷阱则会导致电介质击穿，从而影响器件的性能。
• 陷阱可以被归类为四种类型的电荷，即界面陷阱电荷、固定电荷、氧化物陷阱电荷和移动离子电荷。
• 陷阱会在Si带隙中产生状态。在<111>取向中，陷阱密度比<100>取向高10倍。
• 450℃氢退火可以去除陷阱，低温退火可以去除由辐射或电子轰击产生的在SiO2层中分布的缺陷电荷。
• 对于<100>取向的Si，陷阱密度约为$1010 cm^{-2}$，对于<111>取向的Si，陷阱密度约为$1011 cm^{-2}$。
• 在氧化过程中加入氯可以减少移动离子对器件性能的影响，但干氧化过程中氯会增加生长速率。
• 制作金属氧化物硅电容器可以测量电荷，生成浓度与电压(CV)曲线。

Topic 2-1: Photolithography 光刻

现在重点看第四步：

1. Align the Mask and Expose

Align the Mask and Expose 是制备芯片中的关键步骤之一。它包括将掩模图像传输到涂有光刻胶的硅片上，并激活光刻胶中的光敏组分，以实现图案的转移和定义。

掩膜是一个非常精细的图案，用于定义芯片上的电路和元器件。通过将掩膜对准硅片，并利用光刻技术中的光学成像和曝光过程，将掩膜图案转移到硅片表面上。在曝光过程中，硅片上的光刻胶被暴露在光线下，从而激活光敏组分，形成一定厚度和精度的光刻胶层，该层保护了硅片表面的部分区域，防止后续的腐蚀和沉积。

在 Align the Mask and Expose 这一步骤中，需要进行严格的质量控制，以确保芯片的制备质量。其中的质量控制指标包括线宽分辨率、叠加精度以及颗粒和缺陷等因素。这些指标的实现需要对制造过程进行优化，包括对掩膜、光刻胶和光学曝光装置等方面的精细调整和控制。

1.1 基本步骤和质量控制

• Transfers the mask image to the resist-coated wafer.
• Activates photo-sensitivecomponents of photoresist.
• Quality measures:
  • line-width resolution
  • overlay accuracy
  • particles & defect

Second Part

Electronic structures in low-dimensional materials

1.The time-dependent Schrődinger equation

薛定谔方程

其中

• $i$是虚数单位
• $\Psi(\mathbf{r}, t)$波函数，描述粒子在空间位置$\mathbf{r}$和时间$t$的状态。波函数的模的平方$|\Psi(\mathbf{r},t)|^2$给出了在位置$\mathbf{r}$上寻找粒子的概率密度。
• $\hbar$：普朗克常数除以$2\pi$。在量子力学中，它通常用于表示量子态的角动量。
• $\frac{\partial}{\partial t}$：时间偏导数，表示波函数随时间的变化率。
• $\hat{H}$：哈密顿算符，描述粒子在势能场中的能量。哈密顿算符是一个操作符，作用于波函数，产生一个新的波函数，其本征值是粒子在该状态下的能量。

薛定谔方程告诉我们，波函数随时间的变化速率等于波函数通过哈密顿算符作用后的结果。

假设有一个量子态$\Psi(\mathbf{r},t)$，它表示一个粒子在空间位置$\mathbf{r}$和时间$t$的状态。这个态可以用一个向量来表示。

在一个瞬间$t_0$，我们可以把这个态$\Psi(\mathbf{r},t_0)$看作是一个在向量空间中的向量，这个向量随着时间的推移而演化，即$\Psi(\mathbf{r},t)$表示同一个量子态在不同时间的演化。

这个演化可以通过哈密顿算符$\hat{H}$来描述，因为哈密顿算符描述了粒子在势能场中的能量，可以让我们知道在不同时间粒子的状态如何演化。因此，当$\Psi(\mathbf{r},t)$通过哈密顿算符$\hat{H}$作用时，我们可以得到一个新的态$\hat{H}\Psi(\mathbf{r},t)$。

同时，我们也可以通过对$\Psi(\mathbf{r},t)$关于时间求偏导数来得到它随时间演化的速率。根据薛定谔方程，这个速率是$i\hbar\frac{\partial \Psi}{\partial t}$。

其中，汉密尔顿算符（Hamiltonian operator）是量子力学中描述系统总能量的算符。它通常用符号$\hat{H}$表示，是由动能算符$\hat{T}$和势能算符$\hat{V}$组成的：

在三维情况下，汉密尔顿算符可以表示为：

其中，$\nabla^2$是拉普拉斯算符，表示对空间位置$\mathbf{r}$的二阶偏导数，$V(\mathbf{r})$是粒子所处的势能场。这个方程描述了粒子在三维空间中的动能和势能。

Brillouin Zone（布里渊区）是固体物理学中的一个概念，用于描述晶体中的电子状态。它是倒格子空间的一个Wigner-Seitz单胞，即在倒格子中找到一个点，以该点为中心，构造出一个与倒格子的面相关的平凡空间，这个平凡空间被称为布里渊区。在布里渊区内，所有波矢的取值都是等效的，因此可以把某个波矢的值约束在布里渊区内。这个概念非常重要，因为它允许我们更容易地理解晶体中的电子行为。

在晶体中，电子波函数是布洛赫函数，可以写成$u_{n,\mathbf{k}}(\mathbf{r})=e^{i\mathbf{k\cdot r}}\phi_{n,\mathbf{k}}(\mathbf{r})$的形式，其中$n$是能带编号，$\mathbf{k}$是晶体动量，$\phi_{n,\mathbf{k}}(\mathbf{r})$是周期函数。由于布洛赫函数的周期性，任何一个晶体动量$\mathbf{k}$都可以表示为$\mathbf{k}=\mathbf{k'}+\mathbf{G}$，其中$\mathbf{k}'$是布里渊区内的任意一个点，$\mathbf{G}$是倒格子矢量。因此，我们可以把波矢的取值限制在布里渊区内而不会丢失任何信息。

因此，如果两个波矢$\mathbf{k}$和$\mathbf{k}'$只相差一个倒格子矢量$\mathbf{G}$，则它们在布里渊区内是等效的，即它们描述的物理状态是相同的。这意味着，电子状态的描述只需要在布里渊区内完成，而在布里渊区外的重复区域中得到的结果是等价的。这就是“晶体动量只在模$\mathbf{G}$下有定义”的含义。

第一问要求计算第一和第二亚带底部的能级，即 $E_1$ 和 $E_2$。通过题目中给出的参数和式子，我们可以先求出 $\epsilon_i$，即内禀载流子密度。内禀载流子密度是指在没有外加掺杂的情况下材料中自由电子和空穴的浓度，可以通过下面的公式计算：

��=(ℎ22��∗���)3/2�−��/(���)ϵi​=(2πm∗kB​Th2​)3/2e−Ei​/(kB​T)

其中，$h$ 是普朗克常数，$m^*$ 是有效质量，$k_B$ 是玻尔兹曼常数，$T$ 是绝对温度，$E_i$ 是内禀费米能级。在这个问题中，我们将内禀费米能级设为零，因此 $E_i = 0$。

通过给定的参数，我们可以计算出 $\epsilon_i$ 的值为 $1.26\times 10^{10}\ \mathrm{cm}^{-2}$。

接下来，我们可以使用以下公式来计算第一和第二亚带底部的能级：

��=ℏ2�22�∗(��)2/3(��)2/3En​=2m∗(ϵi​)2/3ℏ2π2​(sn​)2/3

其中，$n$ 是亚带序数，$s$ 是二维电子气密度，$\hbar$ 是约化普朗克常数。将 $n=1$ 和 $n=2$ 带入公式，我们可以计算出 $E_1$ 和 $E_2$ 分别为 $0.158\ \mathrm{eV}$ 和 $0.279\ \mathrm{eV}$。

因此，第一问的答案是通过计算内禀载流子密度和使用式子计算第一和第二亚带底部的能级得出的。

在半导体中，晶格周期性结构的存在使得能带结构呈现出周期性。在布洛赫理论中，一个周期性的势场可以将电子波函数表示为周期性的布洛赫波函数。

这是二维自由电子气的态密度（density of states）公式。其中，$m$是电子的质量，$L$是晶体在两个方向上的尺寸，$h$是普朗克常数，$\pi$是圆周率。

态密度是描述固体中能量状态的密度，即在能量范围$[E, E+dE]$内的能量状态数与该能量范围宽度$dE$之比。在二维自由电子气中，态密度与能量成正比，即$D(E)\propto E$。

二维自由电子气是指电子在一个无限大的平面上自由运动，不受其他电子或原子核的限制。这种情况可以通过量子力学的理论来描述。在这种情况下，能量是连续的，电子可以占据任何能量状态，态密度为$D(E)=\frac{mL^2}{\pi h^2}$，其中$m$是电子的质量，$L$是晶体在两个方向上的尺寸，$h$是普朗克常数，$\pi$是圆周率。