1 串行输入转并行输出-74HC595
- 74HC595是一个
8位串行输入，可串行或并行输出的移位寄存器存储寄存器和三态输出。 - 移位寄存器和存储寄存器时钟都是分开的，该设备具有
串行输入（DS）和串行输出（Q7S，级联使用） - 异步复位输入MR的功能，当MR为低电平时复位移位寄存器，即将移位寄存器数据清零。
- 在
移位寄存器时钟（SHCP）的上升沿时，DS上的数据会被移入移位寄存器 - 在
存储寄存器时钟（STCP）上升沿时，移位寄存器里的数据传输到存储寄存器，级联功能时，STCP一般等到所有数据都到达存储寄存器后，使能上升沿，触发并行输出 - 当
输出使能OE为低时，存储寄存器里的数据就会并行输出，当OE为高电平时输出为高阻态，一般自始至终都设置为OE为低，因此由STCP控制并行输出
2 级联功能
- 74HC595是串行输入，串行/并行输出的，级联就用到这个串行输出了，也就是引脚9，通过引脚9把数据传到下一级595的引脚14（DS）
- 假如往第一级的595连续发三个字节数据：ABCD EFGH、IJKLP MNOP、QRST UVWX，第一个字节ABCD EFGH先进入第一级595移位寄存器；
- 当第二个数据IJKLP MNOP到来时，也往第一级595移位寄存器移，而第一个字节就会被挤出到第二个移位寄存器；
- 当第三个数据QRST UVWX到来时，也往第一级移位寄存器移，第二个字节就被挤出到第二级移位寄存器移，而一个字节就被挤出到第三级移位寄存器移；
由于OE引脚一直低电平，所以当STCP产生上升沿后，这三个字节就并行输出了。- 注意：由于级联数据是被挤出到下一级的，所以先发送的数据最后是到最后一级595的。
3 U74HC595AG
- 引脚说明
3.1 74HC595的数据端：
QA--QH: 八位并行输出端，可以直接控制数码管的8个段。QH': 级联输出端。我将它接下一个595的SI端。SI: 串行数据输入端。
3.2 74hc595的控制端说明：
/SCLR(10脚): 低电平时将移位寄存器的数据清零。通常我将它接Vcc。SCK(11脚)：上升沿时数据寄存器的数据移位。QA-->QB-->QC-->...-->QH；下降沿移位寄存器数据不变。（脉冲宽度：5V时，大于几十纳秒就行了。
