微机原理第五章

爱清生
231 阅读5分钟

微机原理第五章

存储器

存储器

存储器分类

  • 内存

    • 主存储器,位于主机内部
    • 存放当前或经常使用的程序/数据
    • CPU可直接访问,速度快
    • 半导体器件构成,价格高
    • 容量有限

  • 外存

    • 辅助存储器,主机外部

    • 存放大量/长期保存的数据

    • 海量,速度慢

    • 磁表面存储器组成

    • 需专用驱动设备

      image.png

      image.png

随机存取存储器（RAM）

  • 特点:`随机读写,掉电丢失

  • 动态RAM（DRAM)

    • 一个位存储单元由一个晶体管和一个电容组成
    • 电容电荷会泄露，需刷新充电，降低内存速度
    • 高密度，低功耗，低价格

  • 静态RAM (SRAM)

    • 一个位存储单元由4或6个晶体管组成
    • TimW10.08
    • 数据由触发器记忆，不需要刷新电路，速度快（适合高速缓存)
    • 芯片占用空间多，芯片内存较小，价格昂贵

  • SRAM芯片2114

    • 存储容量为1024X4

    • 18个引脚:

      • 10根地址线A9~A0

      • 4根数据线I/O4～I/O1

      • 片选CS*

      • 读写WE*

        image.png

  • SRAM芯片6264

    • 存储容量为8K×8

    • 28个引脚:

      • 13根地址线A12一A0

      • 8根数据线D7～D0

      • 片选CS1*、CS2

      • 读写WE*、OE*

        image.png

只读存储器（ROM)

  • 特点:只能读出，断电保护

  • ROM

    • 永不更改,适用于大批量生产

  • PROM

    • 熔丝工艺,一次写入,不能更改

  • EPROM

    • 紫外线擦除,可多次擦写

  • EEPROM

    • 电擦写,使用方便

  • EPROM芯片2716

    • 存储容量为2KX8

    • 24个引脚:

      • 11根地址线A10~A0

      • 8根数据线DO7~DO0

      • 片选/编程CE*/PGM

      • 读写OE*

      • 编程电压Vpp

        image.png

  • EPROM芯片2764

    • 存储容量为8K×8

    • 28个引脚:

      • 13根地址线A12~A0

      • 8根数据线D7～D0

      • 片选CE*

      • 编程PGM*

      • 读写OE*

      • 编程电压Vpp

        image.png

存储器性能指标

  • 存储容量

    • 表达形式:存储单元个数*每单元的二进制个数
    • 存储器可容纳的二进制信息容量，一般以字节为单位

  • 存取速度

    • 存取时间:接收到CPU地址信息到完成一次读写所需的最大时间

  • 功耗

    • 包括有效功耗和待机功耗

  • 可靠性

    • 平均故障间隔时间（100万小时)

  • 性价比

CPU与存储器的连接(重点内容）

基本方法:

  • 三总线对应相连

image.png

    • 存储芯片的数据线
    • 存储芯片的地址线
    • 存储芯片的片选端
    • 存储芯片的读写控制线

注意事项:

  • CPU总线负载能力
  • 时序的配合
  • 控制信号的连接

存储芯片数据线的连接

位扩展:

  • 存储器芯片的位数不能满足存储器要求的情况，需在位数方向扩展。

  • 若芯片的数据线正好8根，一次可从芯片中访问到8位数据，全部数据线与系统的8位数据总线相连;

  • 若芯片的数据线不足8根，一次不能从一个芯片中访问到8位数据，需利用多个芯片扩充数据位。

  • 这种扩充方式简称“位扩展”，即“位并联”。

    image.png

    • 多个存储芯片的数据线连接于系统数据总线的不同位
    • 这些芯片应被看作是一个整体,称为“芯片组”

字扩展

  • 存储系统常需利用多个存储芯片扩充容量，也就是扩充了地址范围;

  • 进行“字扩展”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址;

  • 这种寻址方法，主要通过将存储器芯片的片选端与系统的高位地址线相关联来实现;

  • 字扩展可以利用外加译码器控制芯片的片选(CS)输入端实现

    • 各片RAM对应的数据线、读/写线对应并联;
    • 低位地址线也并联起来;
    • 要增加的高位地址线，通过译码器译码，将其输出分别接至各片的片选控制端。

    image.png

存储芯片地址线的连接

芯片地址线通常应全部与系统的低位地址总线相连

寻址时,这部分地址的译码是在存储芯片内完成的，我们称为“片内译码”

image.png

片选端的连接( 1 )

  • 方法一:片选端常有效

    image.png

    • 简单易行，但无法再扩充，且会出现“地址重复”（一个存储单元对应多个存储地址）

片选端的连接( 2 )

  • 方法二:线选法

    • 只用高位地址线进行芯片的译码,且每根负责选中一个芯片（组)

    • 构成简单，但地址空间严重浪费，且必然会出现地址重复

      image.png

片选端的连接( 3 )

  • 方法三:译码法

    • 采用全译码，每个存储单元的地址都是唯一的，不存在地址重复

    • 译码电路可能比较复杂

      image.png

  • 译码芯片74LS138

    image.png

链接举例

  • 例1.扩展两片6164(8K×8)RAM组成16KB RAM系统

    image.png

    • 线选法:结构简单,但地址有重叠

      image.png

  • 例2.试确定EPROM27128的的地址范围

    image.png

  • 例3.用4片1K×8芯片构成4KB RAM系统

    image.png

    • 译码法:

      • 全译码:地址唯一
      • 部分译码

微机原理第五章 存储器.png

avatar
文章
阅读
粉丝