本文已参与「新人创作礼」活动，一起开启掘金创作之路
单元库中的特殊cell分类：
- Physical-only cell
- 低功耗技术相关的cell：level shifter、enable level shifter(
带isolation功能)、isolation cell、power switch cell、retention register - 时钟树上的cell：clk buffer、clk inverter
- ECO cell：spare cell(后端P&R加入spare cell)、metal eco cell
Physical cell物理单元库：
和逻辑单元库分类相同，但也包括一些特殊单元，在后端物理实现中的作用有别于其他逻辑电路。
- Corner pad cell：拐角单元，形成电源、地的环状网络
-
Pad Filler：填充I/O单元和I/O单元之间的间隙，作用主要是把扩散层连接起来满足DRC规则和设计需要，形成电源、地的环状网络
-
给core供电和给pad供电的IO pad cell
-
well-tap cell：增加衬底和nwell接触，降低电阻，避免latch-up效应
-
Decap cell：去耦电容。在瞬态电流增大，电压下降时向电路中补充电流以保持电源和地线之间的电压稳定，防止电源线的电压降和地线电压的升高，缓解IR Drop问题
-
Endcap cell：也叫boundary cell或Edge cell，确保每个nwell都是nwell enclosed，类似一个封闭环，保证std cell周围环境的一致性。一般的std cell周围都是填满的，环境一致，cell时序可以用库里面的数据来表征。但如果边界的cell周围不加boundary cell那么环境就不一致了，实际制造出来的就和正常的std cell不一致了。通过加boundary cell来模拟一个std cell的环境。主要加在row的结尾（两边都要加），以及memory 或者其他block的周围包边。
-
Std filler cell：填充单元，保证n-well的连续性
-
Tie-high/low cell：电压钳位单元，某些信号端口或闲置信号端口需要钳位在固定的逻辑电平，tie-high/low cell完成这样的作用。还起到隔离普通信号和VDD/VSS的作用，在做LVS或形式验证的时候不致引起混乱。
tie cell驱动能力比较弱， 所以一般route阶段才会去加，这个时候器件的位置基本不会有太大变化，如果你在综合阶段把tie cell加进去，那么在优化过程中，tie cell驱动的器件位置可能较place阶段出现较大的变化，就会出现tie cell驱动长线的情况，出现drc违例。
也可以限制tie cell连接的信号的数量。
-
Diode cell：二极管单元：用来修复天线效应，可以将加工过程中金属层积累的电荷释放到地端以避免高压导致栅氧击穿。
-
TCD cell：用于process校准的，foundary一般建议在1500μm到2000μm的半径内要有一颗这种cell
数字后端流程中各种特殊 cell的插入顺序如下：
- power switch cell
- well-tap cell、endcap cell
- spare cell、Metal ECO cell
- isolation cell、level shifter cell的magnet placement
- decap cell
- Tie cell
以上为个人理解，欢迎指正~
