本文已参与「新人创作礼」活动，一起开启掘金创作之路
- 逻辑函数L(A，B，C)=(A+B）(B+C)(A+C）的最简与或表达式为( )
A. (A+C)B+AC
B. AB+(B+BA)C
C. (AB+C)+BC
D. AB+BC+AC
- 用具有同步清零端的4位二进制计数器，通过清零反馈构成15进制计数器，则当Q3Q2Q1Q0=（ ）时，清零信号有效。
A. 0001
B. 0000
C. 1110
D. 1111
【分析】具有同步清零的十进制计数器，电路从0000开始计数，计数顺序按二进制递增，在第14个计数脉冲输入后，电路为1110，则当第15个计数脉冲输入后，电路返回到0000状态，同时产生一个进位信号。所以该题中Q3Q2Q1Q0=1110时，清零信号有效。选择C。 同步清零是在工作循环的终点状态本题即为第14个计数脉冲信号状态时生成清零控制信号
- 以下设备哪个是进行数－模转换的设备
A. 变送器 B. 遥测板
C. 遥信板 D. 遥调输出板
本题选D。遥测：指运用通信技术传输所测变量之值。
遥信：指对状态信息的远程监视。
遥控：指具有两个确定状态的运行设备所进行远程操作。
遥调：指对于不少于两倾定值的运撤备进行远程调节（控制继电器干接点）。
Verilog 刷题情况
- 第一题： 下列论述错误的是（）
A. 在Testbench中for语句在生成激励信号等方面使用较普遍，但在RTL级编码中却很少使用for循环语句，
每次for循环，每个变量都会占用独立的寄存器资源，每个语句不能复用硬件资源，照成资源浪费。
B. 在编写Verilog程序时，如果用到if语句，就最好把配套的else情况写出来，因为没有else语句，
在不满足if条件时候，会保持状态不变，在综合的时候产生一个锁存器，保持状态，造成浪费。
C. testbench中，输入为reg，输出为wire
D. 在always块内部的变量输出，可以用wire型变量
本题答案选D，在always内部，只能使用reg类型 只要是always块内部的变量输出，都只能用reg型
- 第二题 下列关于阻塞赋值，和非阻塞赋值描述错误的是（）
A. 带电平敏感列表触发条件的always表示组合逻辑时，应该用阻塞赋值。
B. $strobe和$display中，$display适合显示阻塞赋值。
C. 带时钟边沿触发条件的always表示时序电路，应该用非阻塞赋值
D. 在多个always中给同一个变量赋值用非阻塞赋值不会产生冒险竞争。
本题选D,在多个always模块中对统一体个变量赋值也会产生竞争冒险现象。
- display中，$display适合显示阻塞赋值。
- 带电平敏感列表触发条件的always表示组合逻辑时，应该用阻塞赋值。
