本文已参与「新人创作礼」活动，一起开启掘金创作之路。
一开始，还是先来回顾一下在牛客网上刷的错题吧！
- 位的二进制加法计数器，初始状态为00000，问经过201个输入脉冲后，此计数器的状态为（）
A.00111 B. 00101
C.01000 D.01001
答案是D. 这道题目要清楚5位二进制加法计数器自身有一个循环，其初状态时00000，经过第31次输入脉冲后，变为11111. 因此经过201次脉冲的状态就是201/32 =6...........9，也就是6个周期后，再输入第9个脉冲信号的会 得到01001.
A.Y=R’A’G’+RG+AG+RA B.Y=R’A’G’+R’G+AG+RA
C.Y=RAG+RG+AG+RA D.Y=RAG+R’G+AG+RA
本题答案选A，由图得知，Y=R'(A'G')+R(A'G)+R(AG')+1(AG)。将该式化简即可得到A选项。
- 现有一片32
8位的RAM，若想用这片RAM构成一个1K
32位的RAM，需要用到几片？
A. 32 B. 64
C.128 D.256
本题答案选C, 需要用到（100032）
（32
8）=125 <128片
- 多谐振荡器时一种自激振荡器，在接通电源以后，不需要外加触发信号，便能自动地产生矩形脉冲。
- 在Verilog中，任何过程赋值的左侧变量必须声明为reg，除此之外使用的变量必须声明为wire。
- 对于积分型单稳态触发器和微分型单稳态触发器，（）具有更抗干扰能力较强，（）输出波形的边沿比较差。
A.积分型单稳态触发器，积分型单稳态触发器 B.积分型单稳态触发器，微分型单稳态触发器
C.微分型单稳态触发器，积分型单稳态触发器 D.微分型单稳态触发器，微分型单稳态触发器
本题答案选A. 与微分型单稳态触发器相比，积分型单稳态触发器具有抗干扰能力较强的优点。因为数字电路中的噪声多为尖峰脉冲的形式，而积分型单稳态触发器在这种噪声作用下不会输出足够宽度的脉冲。积分型单稳态触发器的缺点：输出波形的边沿比较差，这是由于电路的状态转换过程中没有正反馈作用的缘故。
- 下面哪个选项不属于三态门的逻辑电平？
A.高阻态Z B.不确定状态X
C.高电平1 D.低电平0
本题答案选B。
latch（锁存器）与 DFF（D触发器）的区别
- latch由电平触发，非同步控制。在使能信号有效时latch相当于通路，在使能信号无效时latch保持输出状态。DFF由时钟沿触发，同步控制。
- latch容易产生毛刺（glitch），DFF则不易产生毛刺。
- 如果使用门电路来搭建latch和DFF，则latch消耗的门资源比DFF要少，这是latch比DFF优越的地方。所以，在ASIC中使用latch的集成度比DFF高，但在FPGA中正好相反，因为FPGA中没有标准的latch单元，但有DFF单元，一个LATCH需要多个LE【逻辑单元（Logic Element，LE）】才能实现。
- latch将静态时序分析变得极为复杂。
