面向嵌入式硬件6层最小系统设计-历次优化记录

383 阅读1分钟

1 第一次实现SDRAM等长布线(20220409)

image.png image.png

1.1 Top层-(DDR_Byte1,DDR_Byte_3,DDR_地址线)

image.png

1.2 信号3层-(DDR_Byte_2,DDR_Byte_4)

  • DDR_Byte_2进行了线路优化 image.png

1.4 信号4层-地址线及等长布线效果

image.png image.png

1.5 差分线错误

image.png

1.6 地址线等长错误(不知道为何出现红色警告)

image.png

2 第二次实现SDRAM等长布线(20220412)

2.1 解决红色警告问题

  • 主要规则设置出现范围错误,导致所有地址线报警 image.png
  • 应该设置为 image.png
  • 最终实现错误消失 image.png

2.2 解决差分线总是出现红色警告,原因也是范围错误,不可能实现0误差等长

image.png

  • 导致规则报错 image.png
  • 应该设置为 image.png
  • 最终实现差分对错误消失 image.png

2.2 信号3层-(DDR_Byte_2,DDR_Byte_4)

  • DDR_Byte_2 DDR_Byte_4进行了线路优化 image.png image.png

2.3 信号1层-(DDR_Byte_1,DDR_Byte_3)

image.png image.png