面向嵌入式硬件的4层PCB第一次设计记录

技术洞察TIC
242 阅读1分钟

第一次设计过程中，底板布线凌乱，存在较大优化空间，布线的整体速度需要进一步提升

1 最终图

image.png image.png

2 TOP Layer

image.png image.png

3 POWER层

image.png

4 第三层

image.png

5 Bottom Layer

image.png

image.png

avatar
文章
阅读
粉丝