中篇
总记
- CPU:
Central Processing Unit
中央处理单元 - ALU:
Arithmetic Logic Unit
算数逻辑单元 - PC:
Program Counter
程序计数器 - IR:
Instruction Register
指令寄存器 - MAR:
Memory Address Register
储存器地址寄存器 - MDR:
Memory Data Register
储存器数据寄存器
分类
- 系统软件:指系统程序,主要有操作系统等
- 应用软件:应用程序
冯诺依曼计算机
- 五大部件:运算器,储存器,控制器,输入设备,输出设备
- 指令和数据同等地位放再储存器,可按地址寻访
- 指令和数据均用二进制表示
- 指令=操作码+地址码
- 指令在存储器内顺序存放
- 机器以运算器为中心
主要技术指标
- 机器字长:CPU一次能处理数据的位数,一般与CPU寄存器位数有关。
- 储存容量:主存容量和辅存容量
- 运算速度:现在普遍使用单位时间内执行命令的平均条数来衡量
总线
- 总线:总线是连接各个部件的信息传输线,是各个部件共享的传输介质
- 总线带宽:总线每秒传输的最大字节数
- 总线复用;地址总线与数据总线复用同一物理线路,分时传输
三总线结构计算机
IO总线+主存总线+DMA总线(IO设备与主存之间交换信息的总线)
总线集中判优方式
主设备对总线有控制
权,从设备响应
从主设备发来的总线指令。
通信前由主模块发请求,同一时刻只允许一对模块间通讯。
模块同时请求使用由总线控制器判优仲裁决定哪个模块优先使用 。
主要分为集中式与分布式。
集中式
链式查询
- 思想:总线允许BG串行的从第一个部件向下传递直到到达第一个有请求需要的部件(链表遍历)
- 优点:只需要很少的线可以按照一定优先级次序实现总线控制,易于扩充
- 缺点:对查询链的故障很敏感,且查询的优先级固定
计数器定时查询
- 思想:BR线发送请求,仲裁器收到后在BS为0下计数一个同意的接口标号值,通过地址线发向各个设备,接口的设备地址判别线路与计数值一直,置为BS为1,同时此设备获得使用权(数组遍历)。
- 优点:增加计数器,优先级次序可以改变。对查询链故障敏感度较低
- 缺点:增加了控制线数(设备地址线),控制也比较复杂(计数器)
独立请求
- 思想:每个设备和总线仲裁器都独有一对请求线和授权线。
- 优点:响应快。对优先次序控制灵活,还可以屏蔽无效设备的请求。
- 缺点:控制线数量多,总线控制复杂。
总线通信方式
- 总线上的各个部件,分时使用总线
- 总线传输周期:连接在总线上的部件完成一次完整且可靠的信息传输时间
- 申请分配:主模块申请,总线仲裁决定
- 寻址:主模块向从模块给出地址和命令
- 传数:主模块和从模块交换数据,径流数据总线到目的模块
- 结束:主模块撤销有关信息,让出总线使用权
- 总线通信控制:解决通信双方如何获知传输开始于结束,以及双方的协调配和问题。
- 同步通信:由
统一时标
控制数据传送 - 异步通信:采用
应答方式
,没有公共时钟标准 - 半同步通信:同步,异步结合
- 分离式通信:充分挖掘系统总线每个瞬间的潜力 同步于异步通信的比较
- 同步通信:由
- 同步
- 优点:规定明确统一,模块间配和简单,步调一致
- 缺点:对所有模块有严格的时限要求,故缺乏灵活性
- 适用:时钟频率需要适应总线上最长延迟和最慢接口的需要。一般用于总线长度较短,各个部件存取时间比较相仿的场合,
- 异步
- 优点:传送过程没有严格的时限要求,灵活性强
- 缺点:控制方式复杂,成本提高
- 适用:于两个工作速度相差很大的部件或设备的传输
存储器
相关概念定义
分类
- 存取方式
- 随机访问(存取时间和地址无关):随机存储器RAM;只读存储器ROM;
- 串行访问(时间与地址友关):穿行访问存储器
- 按作用分
- 缓冲存储器:CPU与主存之间,起缓冲作用
- 主存:之间与CPU交换信息
- 辅助存储器:不能与CPU直接交换信息
层次结构
指标
- 存储器字长:MDR储存器数据寄存器单个数据单元的二进制位数
- 存储容量:主存存放二进制代码的总位数
- 存储容量=存储单元个数*存储字长(MAR*MDR)
- 以字节问单位最后除8
- 寻址空间:字节(1B=8bit)是最小的存储单元,每根地址总线01表示可以对2B大小的存储空间寻址。
n根地址总线的寻址空间为2B^n。
2^10*bit=1kbit=1024bit=1/8KB
- 存取时间:存储器的访问时间(读出时间/写入时间)
- 存取周期:两次连续独立的存储器操作所需的最小间隔时间(读周期/写周期)
- 存取周期>存取时间
动态RAM的刷新
相关概念
- RAM:
Random Access Memory
随机存取储存器 - ROM:
Read-Only Memory
只读存储器 - DRAM:动态随机存取储存器
- SRAM:静态随机存取储存器
为什么要刷新
- 本质是将原存信息读出,由刷新放大器形成原信息并重新写入再生的过程
- 由于存储单元被访问是随机的,存在某些长期不访问的单元,其中的信息会慢慢消失,所以需要定期刷新。
刷新方式
- 定时刷新:在一定时间内将DRAM全部基本单元必做一次刷新,一般取2ms
- 集中刷新:规定的周期内,将全部存储单元集中一段时间逐行刷新。
- 刷新时停止读写(影响效率的死区)
- 分散刷新:对每行存储单元的刷新分散到每个存取周期内完成
- 存取周期=读写或维持时间+刷新时间
- 不存在读写死区,但是存取周期变长,整个系统速度降低
- 异步刷新:
- 将每行的刷新均分到2ms中,2ms做了所有刷新,但每次死区时间降低到了原先的1/n(行数)
奇偶校验
- 思想:用于校验代码传输正确性,事先约定好使用奇校验或偶校验。在发送的数据组的最后一位添加一个校验位为1/0,接收方验证所有数据的1的个数是否为奇数或偶数,若符合约定则校验成功。
- 优点:编码与检验简单+编码效率高
- 缺点:不能检测到偶数个错误,无措结论不可靠+无法定位错误位置,不具备纠错能力
进度记录:接中篇 储存器扩展技术