上拉电阻、下拉电阻

使用电阻作为上、下拉电阻时阻值需要考虑：

1. 功耗：如果选择的阻值太小，静态功耗就造成没必要的浪费(通常选择4.7~10K看情况定)
2. 延时：如果选择的阻值太，可能会导致延时， ｅｇ：上拉电阻接到ＭＯＣ管Ｇ极再到芯片引脚，如果上拉电阻太大则构成了ＲＣ延时电路
3. 驱动能力：驱动能力达不到驱动一个负载的时候则需要VCC接一个上拉电阻对负载进行电流补偿。有时用到几百欧
4. 电路安全考虑：电阻小，灌电流大，损坏器件。【如：集电极开路、漏极开路。】
5. 高速信号：电阻过大会让信号 边沿变平缓，使信号不稳定

【大部分在1K~20K之间，个别例外】

1 . 将不确定信号通过电阻确定为高电平（高阻态IO口、CMOS电路、上电需保持状态）

第①种使三极管导通接GND，使T5保持低电平 第②种不使三极管导通使T5保持高电平

【在电路中需要给IC一个稳定的输入，可能是一个稳定的VCC或者稳定的GND。　因此有可能需要用到上拉和下拉电阻】

2. 上电模式选择 开发板里会看到有一些跳帽

3. 逻辑电路 TTL电平与CMOS电平连接时 TTL低电平输出最大值0.5V，CMOS低电平输入最大值1.5V可正常识别 TTL高电平输出最小值2.4V。CMOS高电平输入最小值３.５V，存在可能无法识别 ｅｇ：TTL驱动CMOS 时：

4. 集电极开路（OC）

5. 漏极开路（OD） eg:左边为OC 右边为OD

6. 增强驱动能力（没全理解找数据手册看看）

7. 提供电流

8. 提高总线的抗电磁干扰能力，管脚悬空时比较容易接受外界的电磁干扰

9. 长线传输中电阻不匹配容易引起反射波干扰，加上、下拉电阻做电阻匹配，有效抑制反射波