数字逻辑

抬头_是漫天星
618 阅读5分钟

一、数字逻辑基础

以下为待完成标志： ！未细看 ！等图 ！待完善

1、数字信号编码方式

  • 不归零编码
  • 翻转不归零编码
  • 归零编码
  • 曼彻斯特编码

2、数制

  • 非十进制转十进制：按位权展开
  • 十进制转非十进制：整数部分不断除以基数取余，直到商=0，从下到上读，小数部分不断乘以基数取出整数剩下小数继续，从上到下读

image.png

image.png image

image.png

假设要将8.125 转换为二进制

现将8转为二进制：得到1000
再将0.125转为二进制：得到0.001

合并后为1000.001
  • 二进制与八进制十六进制的转换

3、码制

  • 原码
  • 反码：负数的反码是绝对值的原码按位取反
  • 补码：负数的补码是绝对值的原码按位取反+1（反码+1）

4、编码

  • 顺序二进制编码

  • 格雷码 image.png

  • 独热码

  • 二-十进制编码

  • ASCII 码

5、基本逻辑运算

image image image

image.png

  • 标准与或式=最小项（每一项包含所有变量）之和
  • 逻辑函数的化简
    • 代数法 标准与或式(先与后或)：最小项之和 最简与或式：最最简单的表示
    • 卡诺图 格雷码排列，寻找相邻，相对，相重（其实就是表格横着竖着卷起来相邻的），画圈圈！

image.png

image.png

6、逻辑门电路

！未细看

7、集成门电路芯片

  • 74HC00 --- 2输入与非门

image.png

  • 74HC02 --- 2输入或非门

image.png

  • 74HC04 --- 非门

image.png

  • 74HC08 --- 2输入与门
  • 74HC32 --- 2输入或门

image.png

  • 74HC86 --- 2输入异或门

image.png

8、例题

！待完善

二、组合逻辑电路

1、概述

  • 输出仅取决于当前输入
  • 输出和输入无反馈连接
  • 无记忆功能元件

2、组合逻辑电路的分析

写逻辑表达式、化简、真值表、逻辑功能描述

3、编码器

  • 原理：m个信号对应n位编码来输出
  • 二进制普通编码器
  • 二-十进制普通编码器
  • 优先编码器
  • 集成电路 8线-3线优先编码器74HC148芯片

image.png

4、译码器

  • 二进制译码器
  • 数码显示译码器
  • 译码器集成电路

74HC138

image.png

74HC4511

image.png

image.png

5、数据选择器

  • 4选1数据选择器 逻辑表达式=每一个项都是选择控制信号的最小项与相应数据输入信号的乘积
  • 74HC153

image.png

6、数值比较器

  • 原理：输入位数相同的两个数
  • 1位二进制数值比较器

image.png

  • 多位无符号二进制数值比较器
  • 多位有符号二进制数值比较器（采用补码）
  • 集成电路 74HC85

image.png

7、加法器

  • 半加器 2个输入2个输出

image.png

  • 全加器 3个输入2个输出

image.png

  • 加法器的结合使用 ！未细看

8、组合逻辑电路的设计

分析、列真值表、写出逻辑表达式并化简、选择门电路、画出逻辑图

  • 例题

image.png

image.png

9、组合逻辑电路的时序分析

  • 输入输出的波形图
  • 传输延迟
  • 竞争冒险 原因：输入信号改变到输出信号稳定的时间内存在异常的虚假信号 判断：卡诺图相切

image.png 解决：选通法；增加冗余项法；

10、例题

！待完善

三、时序逻辑电路

1、概述

输出和输入、电路原来的状态都有关；具有组合电路和存储电路

image.png

2、表示方法，意会为主

  • 逻辑表达式

image.png

  • 状态表

image.png

  • 状态图

image.png

3、分类

  • 同步和异步
  • Mealy型（输出和存储电路状态和输入有关）和Moore型（输出只和存储电路状态有关）

4、锁存器

电平敏感的存储元件，随着输入信号的高低电平变化而变化

  • 基本RS锁存器 RS之间有约束

image.png image.png

  • D锁存器 没有约束问题 image.png

image.png

  • 门控D锁存器 受时钟信号影响

image.png

5、触发器

时钟脉冲边沿触发，存储状态仅在时钟边沿可能改变

  • D触发器

image.png

  • JK触发器

image.png

  • RS触发器

  • T触发器

  • 带置位、清零端的触发器

  • 集成电路

    74HC74双D触发器

image.png 74HC112双JK触发器

image.png

  • 构造其他触发器

image.png

image.png

6、时序电路的分析

写函数表达式（包括输出函数和驱动函数）、求触发器的状态函数、列出状态表、写状态图和时序图、电路说明

image.png

image.png

image.png

image.png

7、寄存器

把二进制数据或者代码存储起来，是由锁存器或触发器构成

基本寄存器

实现数据的并行输入和输出（多位数据一起送入送出）

  • 4位D触发器

image.png

  • 三态输出寄存器

image.png

移位寄存器

在移位脉冲下，右移左移数据，主要实现串行输入输出（一条数据线将数据逐位输入读出）

  • 右移寄存器

image.png

  • 左移寄存器

image.png

  • 带并行输入的移位寄存器

image.png

image.png

集成电路
  • 74HC194

image.png

8、计数器

主要记录输入时钟脉冲Clk的个数，是Moore型，主要单元是触发器

二进制同步计数器

n个触发器构成的计数器，容量为2的n次

  • 二进制同步加法计数器 进位输出1

image.png

image.png jk实现

image.png D实现

image.png

  • 二进制同步减法计数器 借位输出1

image.png

image.png jk实现

image.png

  • 可逆计数器 既能加法计数，又能减法计数

image.png

十进制同步计数器

8421BCD编码

  • 十进制同步加法计数器

image.png

image.png

image.png

image.png

  • 十进制同步减法计数器

image.png

  • 集成电路 74HC161

image.png image.png

9、练习——计数器和时序电路的设计

！待完善

四、硬件描述语言Verilog HDL

模块module endmodule
端口默认wire型，如果要保存数据，就要声明reg
不能将input和output设置reg
avatar
文章
阅读
粉丝