1 阻抗模型（信号1层与3层）
2 阻抗计算
2.1 数据线50欧阻抗匹配（线宽5mil）
2.2 地址线差分100欧阻抗匹配（间距8mil）
3 布线(xSignal)
3.1 xSignal单根地址线等长操作
- 同时选中，一组
- 以选中的元素，运行XSignal进行等长
- 同时选中，另外一组
3.2 xSignal向导器批量操作
3.3 地址线要求全部等长（SA0约=SA1约=SA2约=SA3=.....=SA15）
因为先总体调整了ADDR_PP1=ADDR_PP2（SA0_PP1=SA0_PP2,SA1_PP1=SA1_PP2），所以最后仅用调整ADDR_PP1与ADDR_PP2的公共部分
3.3.1 先总体调整了ADDR_PP1=ADDR_PP2，SA0_PP1可以不用等于SA1_PP1，先实现局部等长，最后就只用调整公共部分了（SA0_PP1=SA0_PP2,SA1_PP1=SA1_PP2,SA2_PP1=SA2_PP2......）
- 排序，选择all XSignals，一对一对实现全部等长（SA0_PP1=SA0_PP2,SA1_PP1=SA1_PP2,SA2_PP1=SA2_PP2......）
3.3.2 最后仅用调整ADDR_PP1与ADDR_PP2的公共部分，因此只用调整ADDR_PP1这组即可`（SA0约=SA1约=SA2约=SA3=.....=SA15）
- 规则设置，地址线要求最大不超过最大，最小与最大相差50mil
- 表层等长效果（2057mil上下浮动50mil）
因为先总体调整了ADDR_PP1=ADDR_PP2（SA0_PP1=SA0_PP2,SA1_PP1=SA1_PP2），所以最后仅用调整ADDR_PP1与ADDR_PP2的公共部分 - 信号层等长效果（2057mil上下浮动50mil）
3.4 数据线组内等长（即BL内部数据线要求等长, 组间不要求）
3.4.1 BL0（即BL0组内部数据线要求等长，即（D0约=D1约=D2约=D3....））
3.4.2 BL1（即BL1组内部数据线要求等长，即（D8约=D9约=D10约=D11....））
3.4.3 BL2（即BL2组内部数据线要求等长，即（D16约=D17约=D18约=D19....）
3.4.4 BL3（即BL3组内部数据线要求等长，即（D24约=D25约=D26约=D27....））
4 整体效果及覆铜隔离
