第20章：模数转换
20.1 这玩意可以做什么
模数转换器 (ADC) 将模拟信号、真实世界信号（如温度、压力、电压、电流、距离或光强度）转换为该信号的数字表示。然后可以处理、操纵、计算、传输或存储该数字表示。
图 20.1 模数转换
在许多情况下，模数转换过程只是更大的测量和控制回路中的一个步骤，在该回路中处理数字化数据，然后重新转换回模拟信号以驱动外部传感器。这些换能器可以包括诸如电机、加热器和扬声器等声学潜水器之类的东西。ADC 所需的性能将反映测量和控制回路的性能目标。ADC 性能需求还将反映环路中其他信号处理元件的能力和要求。
图 20.2 测控回路
20.2 基本操作
ADC 以统一的时间间隔对模拟波形进行采样，并为每个采样分配一个数字值。数字值以二进制编码格式出现在转换器的输出上。该值是通过将采样的模拟输入电压除以参考电压，再乘以数字代码的数量而获得的。转换器的分辨率由输出代码中的二进制位数设置。
图 20.3 数字输出代码
ADC 执行两个过程，采样和量化。ADC 将具有无限分辨率的模拟信号表示为具有有限分辨率的数字代码。ADC 产生 2N 个数字值，其中 N 表示二进制输出位数。模拟输入信号将落在量化电平之间，因为转换器具有有限的分辨率，从而导致固有的不确定性或量化误差。该误差决定了转换器的最大动态范围。
图 20.4 量化过程
采样过程代表一个连续的时域信号，其值以离散和均匀的时间间隔测量。该过程根据奈奎斯特理论确定采样信号的最大带宽。该理论指出，信号频率必须小于或等于采样频率的一半，以防止混叠。混叠是一种条件，在这种情况下，所需信号频带之外的频率信号将通过采样过程出现在感兴趣的带宽内。然而，可以在通信系统设计中利用这种混叠过程将高频信号下变频到较低频率。这种技术被称为欠采样。欠采样的一个标准是 ADC 具有足够的输入带宽和动态范围来获取感兴趣的最高频率信号。
图 20.5 采样过程
采样和量化是重要的概念，因为它们确定了理想 ADC 的性能限制。在理想的 ADC 中，代码转换正好相隔1 个最低有效位 ( LSB )。因此，对于 N 位 ADC，有 2N 个代码和 1 个LSB = FS/2N，其中 FS 是满量程模拟输入电压。然而，现实世界中的 ADC 操作也会受到非理想效应的影响，这些效应会产生超出转换器分辨率和采样率所规定的误差。这些误差反映在与 ADC 相关的许多交流和直流性能规范中。
图 20.6 理想 ADC 的传递函数
此范围内的任何模拟输入都给出相同的数字输出代码。
20.3 了解关键规格
| 规格和术语、计量单位 | 意义 | 意义 |
|---|---|---|
| 直流规格 | ||
| 分辨率或位数 | 代表一个模拟信号的位数，一般为 6 到 24。 | 确定可以解析输入的大小。 |
| 转换速度或速率，ksamples/s 或 Msamples/s | 每秒对指定分辨率和线性度进行全量程更改的重复转换次数 | 确定 ADC 的最快采样能力 |
| 最低有效位 ( LSB ) | ADC 输出代码中最右边的位。LSB大小是转换器分辨率的函数。 | 不是规范，而是一个常用术语。 |
| 最高有效位 ( MSB ) | ADC 输出代码中最左边的位。 | 不是规范，而是一个常用术语。 |
| 微分非线性 (DNL)，以LSB表示 | 任意两个相邻代码之间与理想 (1 LSB ) 代码宽度的偏差。在理想的转换器中，每个代码的大小完全相同，并且 DNL 为零。 | DNL、INL、偏移误差和增益误差指定数据在整个内部和外部范围内表示信号的准确程度。 |
| 积分非线性 (INL)，以LSB表示 | ||
| （也称为 | ||
| “相对精度误差”） | ||
| 实际代码转换点与其理想位置在传递函数端点之间绘制的直线上的偏差。 | 由 DNL 引起的代码宽度变窄或加宽会导致“丢失代码”并增加超出量化效果的噪声和频率杂散。 | |
| 偏移量，以LSB表示 | 转换器输入为零时的理想输出与实际输出之间的差异。 | INL 描述了绝对 |
| 转换器的精度。 | ||
| 在去除偏移和增益误差后计算。 | ||
| 增益误差/满量程误差，以LSB表示 | 转换器输入满量程时的理想输出与实际输出之间的差异。 | INL 在频域中产生额外的谐波和杂散。 |
图 20.7 具有 DNL 误差的 ADC 传递函数
图 20.8 具有 INL 误差的 ADC 传递函数
| 规格和术语、计量单位 | 意义 | 意义 |
|---|---|---|
| 交流规格 | ||
| 无杂散动态范围 (SFDR)，dB | 给定带宽内基频幅度与最大杂散信号幅度之比。 | 重要的沟通 |
| 可能有刺激的应用 | ||
| 干扰相邻频道。 | ||
| 总谐波失真 | ||
| (THD),分贝 | 前六次谐波的均方根和与基频幅度之比。 | 谐波是与广告转换相关或由广告转换产生的噪声成分。谐波会限制转换器的动态性能。 |
| 信噪比和失真比 (SINAD)，dB | 均方根信号幅度与所有其他频谱分量（包括谐波但不包括直流）的均方根(RSS) 的平均值之比。 | SINAD 表示 ADC 的真实交流线性度，因为它包括了 2 次和 3 次谐波的影响 |
| 有效位数 (ENOB) | ENOB = SINAD …1.76 dB 6.02 | ENOB 指定动态 |
| 与理想转换器相比，给定 ADC 的性能。 | ||
| 信噪比 (SNR) 或无谐波的信噪比。 | 与 SINAD 类似，均方根信号幅度与所有其他频谱分量（不包括前五个谐波和直流）的均方根的平均值之比。 | SNR 表示转换器与理想转换器相比的噪声性能。 |
| 模拟带宽（全功率，小信号），kHz或MHz | 输出的 FFT 中的基波滚降 3 dB 时的输入频率。一般由 | |
| 转换器的采样保持放大器。 | 在 IF 欠采样应用中很重要。此规范可能与 ADC 的最大采样率不兼容。 | |
| 功耗，mW 或 W | 转换器消耗的电量。 | 对于电池寿命、温度或空间限制可能会影响功率耗散要求的功率敏感应用非常重要。 |
图 20.9 频域规格
20.4 ADC 分类
速度和精度是衡量 ADC 性能的两个关键指标。因此，它们提供了一种对当今单片 ADC 进行广泛分类的方法。ADC 芯片可以按照这些思路松散地归类为通用型、高速型或精密型。具有 8 至 14 位分辨率和低于 10 Msamples/s 转换率的转换器通常被视为通用 ADC。转换率高于 10 Msamples/s 的通常会获得高速称号，而具有 16 位或更高分辨率的则属于精密 ADC 类别。
然而，这些定义有些武断，在很大程度上反映了当前的最新技术水平。
在这些广泛的类别中，ADC 也可以根据转换器架构进行分组。最流行的类型是闪存、流水线、逐次逼近寄存器和 sigma-delta。每种架构在转换速度、精度和其他参数方面都具有一定的优势。与每个架构相关的特征有助于确定其对给定应用程序的适用性。
ADC 既可以作为有时采用混合封装构建的分立设计，也可以作为作为集成电路 (IC) 实施的单片设计来实施。这些页面中关于 ADC 性能的大部分讨论都专门与 IC 形式的 ADC 相关。单片 ADC 的发展深受工艺创新的影响，无论是在双极、biCMOS 和 SiGe 等高端工艺中，还是在主流 CMOS 工艺中。
随着时间的推移，ADC 设计向具有更小几何尺寸的 CMOS 工艺的迁移增加了性能增强的可能性，同时也允许更高水平的集成。这种集成可以增加单个芯片上实现的转换通道数量，或者允许将转换相关功能带入片上。因此，管芯尺寸和封装尺寸取决于所采用的半导体工艺。该过程还决定了电源电压，它与转换速度一起影响功耗。
20.5 工作原理 - Flash 架构
在闪存或并行 ADC 架构中，一组 2N-1 比较器将模拟信号转换为数字信号，分辨率为 N 位。比较器在一个输入端接收模拟信号，在另一个输入端接收参考电压的唯一部分。每个比较器的参考电压通常是电阻分压器的分接头，由此比较器以相当于 1 LSB 的电压增量偏置。比较器阵列同时计时。
参考电压低于模拟输入的比较器将输出数字电压。参考电压大于模拟输入的比较器将输出数字零。当一起阅读时，输出呈现“温度计代码”，输出逻辑将其转换为标准二进制代码。
图 20.10 闪存架构
优点：
- 在一个 ADC 时钟周期内转换非常快。
缺点：
- 需要许多比较器。单片集成的物理限制通常只允许每个 ADC 芯片的分辨率高达 8 位。\
- 高输入电容。
20.6 工作原理 - 管道架构
这种架构将转换分为两个或更多阶段。每个级都包含一个采样保持 (S/H) 电路、一个m位闪存 ADC 和一个 DAC。模拟信号被馈送到第一级，在那里由 S/H 采样并由闪存 ADC 转换为数字代码。在此阶段由闪存 ADC 生成的代码代表 ADC 最终输出的最高有效位。
然后将相同的代码馈送到 DAC，DAC 将代码重新转换回从原始采样模拟输入信号中减去的模拟信号。产生的差异信号或残留物接下来被放大并发送到管道中的下一个阶段，在那里重复整个过程。所需的级数取决于所需的分辨率和每个级中使用的闪存 ADC 的分辨率。理论上，ADC 的整体分辨率将是闪存 ADC 分辨率的总和。但实际上，纠错需要一些额外的重叠位。
优点：
- 不如纯闪存架构快，但可实现更高的分辨率和动态范围。\
- 处理宽带输入。\
- 抖动噪声和平均的使用提高了转换器的有效分辨率。\
- 允许对宽带 IF 信号进行欠采样。
缺点：
- 管道延迟。总吞吐量可以等于闪存转换器的吞吐量（每个周期一次转换），但延迟或流水线延迟等于级数。\
- 转换精度取决于 DAC 线性度。\
- 不适用于必须在采样时钟之后立即提供转换结果的应用。
图 20.11 单流水线转换器级
20.7 工作原理 - SAR 架构
SAR 转换器的工作原理类似于天平，它将未知重量与一系列已知重量进行比较。代替权重，SAR 转换器将模拟输入电压与一系列连续较小的电压进行比较，这些电压代表数字输出代码中的每个位。这些电压是满量程输入电压的分数（1/2、1/4、1/8、1/16…1/2 N，其中 N = 位数）。
第一次比较是在模拟输入电压和代表最高有效位 ( MSB )的电压之间进行的。如果模拟输入电压大于所述较大MSB电压，所述的值MSB设置为1，否则它被设置为0。第二比较模拟输入电压和表示的总和的电压之间进行MSB和下一最重要的位。然后相应地设置第二个最高有效位的值。第三次比较是在模拟输入电压和代表三个最高有效位之和的电压之间进行的。此时，设置第三个最高有效位的值。重复该过程，直到LSB的值 成立。
优点：
- 使用单个比较器实现高分辨率，从而使单片 ADC 的芯片尺寸小。\
- 无管道延迟。\
- 非常适合非周期性输入。\
- 抖动噪声和平均的使用提高了转换器的有效分辨率。\
- 允许欠采样。
缺点：
- 需要 N 次比较才能实现 N 位分辨率，这比闪存和流水线都要多。\
- 转换精度取决于 DAC 线性度和比较器噪声。
图 20.12 逐次逼近寄存器 (SAR) ADC
20.8 工作原理 - Sigma-Delta 架构
该架构的基本元素是积分器、比较器和一位 DAC，它们共同构成了 Sigma-Delta 调制器。调制器从模拟输入信号中减去 DAC，然后将信号馈送到积分器。积分器的输出然后进入比较器，该比较器将信号转换为一位数字输出。得到的位被馈送到 DAC，它产生一个模拟信号，从输入信号中减去。该过程以非常快的“过采样率”重复。
调制器产生一个二进制流，其中 1 与 0 的比率是输入信号幅度的函数。通过对这个 1 和 0 流进行数字滤波和抽取，可以获得代表模拟输入值的二进制输出。
优点：
- 为较低输入带宽的应用提供最高精度。\
- 允许噪声整形，从而将低频噪声移至感兴趣频带之外的较高频率。\
- 过采样降低了对抗混叠滤波的要求。
缺点：
- 延迟比其他架构大得多。\
- 在对多路复用输入信号进行数字化时，过采样和延迟阻碍了 Sigma-Delta ADC 的使用。
图 20.13 Sigma-Delta 架构
至此完结！
